IS43LR16640A-5BL

ISSI
870-IS43LR16640A-5BL
IS43LR16640A-5BL

Herst.:

Beschreibung:
DRAM 1G, 1.8V, Mobile DDR, 64Mx16, 200Mhz, 60 ball BGA (8mmx10mm) RoHS

ECAD Model:
Den kostenlosen Library Loader herunterladen, um diese Datei für Ihr ECAD Tool zu konvertieren. Weitere Infos zu ECAD-Modell.

Verfügbarkeit

Lagerbestand:
Nicht auf Lager
Lieferzeit ab Hersteller:
Minimum: 300   Vielfache: 300
Stückpreis:
CHF -.--
Erw. Preis:
CHF -.--
Vorauss. Zolltarif:
Dieses Produkt wird KOSTENLOS versandt

Preis (CHF)

Menge Stückpreis
Erw. Preis
CHF 11.29 CHF 3’387.00
CHF 11.00 CHF 6’600.00
1’200 Kostenvoranschlag

Produktattribut Attributwert Attribut auswählen
ISSI
Produktkategorie: DRAM
RoHS:  
SDRAM Mobile - LPDDR
1 Gbit
16 bit
200 MHz
BGA-60
64 M x 16
5 ns
1.7 V
1.95 V
0 C
+ 70 C
IS43LR16640A
Tray
Marke: ISSI
Feuchtigkeitsempfindlich: Yes
Montageart: SMD/SMT
Produkt-Typ: DRAM
Verpackung ab Werk: 300
Unterkategorie: Memory & Data Storage
Versorgungsstrom - Max.: 95 mA
Produkte gefunden:
Um ähnliche Produkte anzuzeigen, wählen Sie mindestens ein Kontrollkästchen aus
Um ähnliche Produkte in dieser Kategorie anzuzeigen, wählen Sie mindestens ein Kontrollkästchen oben aus.
Ausgewählte Attribute: 0

Für diese Funktionalität ist die Aktivierung von JavaScript erforderlich.

Konformitätscodes
CNHTS:
8542319090
USHTS:
8542320032
JPHTS:
854232021
MXHTS:
8542320201
ECCN:
EAR99
Ursprungsklassifikationen
Ursprungsland:
Taiwan
Herstellungsland:
Nicht lieferbar
Land der Verbreitung:
Taiwan
Zum Zeitpunkt der Lieferung kann sich das Land ändern.

Mobile DDR SDRAM

ISSI Mobile DDR SDRAM is organized as 4 banks of 16,777,216 words x 16 bits and uses a double-data-rate architecture to achieve high-speed operation. The Data Input/Output signals are transmitted on a 16-bit bus. The double data rate architecture is essentially a 2N prefetch architecture with an interface designed to transfer two data words per clock cycle at the I/O pins. ISSI Mobile DDR SDRAM offers fully synchronous operations referenced to both rising and falling edges of the clock. The data paths are internally pipelined and 2n-bits prefetched to achieve very high bandwidth. All input and output voltage levels are compatible with LVCMOS.