AS4C2M32S-6BINTR

Alliance Memory
913-AS4C2M32S-6BINTR
AS4C2M32S-6BINTR

Herst.:

Beschreibung:
DRAM SDRAM, 64Mb, 2M X 32, 3.3V, 90-ball BGA, 166 MHz, Industrial Temp - Tape & Reel

Datenblatt:
ECAD Model:
Den kostenlosen Library Loader herunterladen, um diese Datei für Ihr ECAD Tool zu konvertieren. Weitere Infos zu ECAD-Modell.
Mehr über
Weitere Informationen zu Alliance Memory AS4C2M32S-6BINTR

Verfügbarkeit

Lagerbestand:
Nicht auf Lager
Lieferzeit ab Hersteller:
20 Wochen Geschätzte Produktionszeit des Werks.
Minimum: 2000   Vielfache: 2000
Stückpreis:
CHF -.--
Erw. Preis:
CHF -.--
Vorauss. Zolltarif:
Dieses Produkt wird KOSTENLOS versandt

Preis (CHF)

Menge Stückpreis
Erw. Preis
Ganzes Reel (Sie bestellen ein Vielfaches von 2000)
CHF 4.94 CHF 9’880.00

Alternativverpackung

Herst. Teilenr.:
AS4C2M32S-6BIN
Verpackung:
Tray
Verfügbarkeit:
Auf Lager
Preis:
CHF 8.97
Min:
1

Produktattribut Attributwert Attribut auswählen
Alliance Memory
Produktkategorie: DRAM
RoHS:  
SDRAM
64 Mbit
32 bit
166 MHz
TFBGA-90
2 M x 32
5.4 ns
3 V
3.6 V
- 40 C
+ 85 C
AS4C2M32S
Reel
Marke: Alliance Memory
Feuchtigkeitsempfindlich: Yes
Montageart: SMD/SMT
Produkt-Typ: DRAM
Verpackung ab Werk: 2000
Unterkategorie: Memory & Data Storage
Versorgungsstrom - Max.: 95 mA
Produkte gefunden:
Um ähnliche Produkte anzuzeigen, wählen Sie mindestens ein Kontrollkästchen aus
Um ähnliche Produkte in dieser Kategorie anzuzeigen, wählen Sie mindestens ein Kontrollkästchen oben aus.
Ausgewählte Attribute: 0

Datenblatt

PCN

Konformitätscodes
CNHTS:
8542319090
CAHTS:
8542320041
USHTS:
8542320002
JPHTS:
854232021
KRHTS:
8542321020
MXHTS:
8542320201
ECCN:
EAR99
Ursprungsklassifikationen
Ursprungsland:
Taiwan
Herstellungsland:
Taiwan
Land der Verbreitung:
Taiwan
Zum Zeitpunkt der Lieferung kann sich das Land ändern.

AS4C SDRAM

Alliance Memory AS4C SDRAM is high-speed CMOS synchronous DRAM containing 64Mbits, 128Mbits, or 256Mbits. They are internally configured as 4 banks of 1M, 2M, or 4M word x 16 DRAM with a synchronous interface (all signals are registered on the positive edge of the clock signal, CLK). Read and write accesses to the SDRAM are burst oriented, accesses start at a selected location and continue for a programmed number of locations in a programmed sequence. Accesses begin with the registration of a BankActivate command, which is then followed by a Read or Write command.

Ein unerwarteter Fehler ist aufgetreten.


Haben Sie eine Frage? Bitte besuchen Sie das Hilfecenter.
Bei Fragen zu einer bestimmten Bestellung melden Sie sich bitte bei Ihrem Konto an.

Sollten Sie weitere Probleme haben, kontaktieren Sie uns bitte unter 800-346-6873 oder senden Sie eine E-Mail an help@mouser.com.