GS8642Z72GC-200IV

GSI Technology
464-GS8642Z72GC200IV
GS8642Z72GC-200IV

Herst.:

Beschreibung:
SRAM 1.8/2.5V 1M x 72 72M

ECAD Model:
Den kostenlosen Library Loader herunterladen, um diese Datei für Ihr ECAD Tool zu konvertieren. Weitere Infos zu ECAD-Modell.

Auf Lager: 4

Lagerbestand:
4 sofort lieferbar
Lieferzeit ab Hersteller:
5 Wochen Geschätzte Produktionszeit des Werks für Mengen, die größer als angezeigt sind.
Minimum: 1   Vielfache: 1
Stückpreis:
CHF -.--
Erw. Preis:
CHF -.--
Vorauss. Zolltarif:
Dieses Produkt wird KOSTENLOS versandt

Preis (CHF)

Menge Stückpreis
Erw. Preis
CHF 161.56 CHF 161.56
CHF 142.08 CHF 1’420.80
CHF 139.15 CHF 3’896.20
CHF 136.75 CHF 7’658.00
112 Kostenvoranschlag

Produktattribut Attributwert Attribut auswählen
GSI Technology
Produktkategorie: SRAM
RoHS:  
72 Mbit
1 M x 72
7.5 ns
200 MHz
Parallel
2.7 V
1.7 V
295 mA, 405 mA
- 40 C
+ 85 C
SMD/SMT
BGA-209
Tray
Marke: GSI Technology
Speichertyp: SDR
Feuchtigkeitsempfindlich: Yes
Produkt-Typ: SRAM
Serie: GS8642Z72GC
Verpackung ab Werk: 14
Unterkategorie: Memory & Data Storage
Handelsname: NBT SRAM
Typ: NBT Pipeline/Flow Through
Produkte gefunden:
Um ähnliche Produkte anzuzeigen, wählen Sie mindestens ein Kontrollkästchen aus
Um ähnliche Produkte in dieser Kategorie anzuzeigen, wählen Sie mindestens ein Kontrollkästchen oben aus.
Ausgewählte Attribute: 0

Für diese Funktionalität ist die Aktivierung von JavaScript erforderlich.

Konformitätscodes
CNHTS:
8542319090
CAHTS:
8542320041
USHTS:
8542320041
JPHTS:
854232029
KRHTS:
8542321020
TARIC:
8542324500
MXHTS:
8542320201
ECCN:
3A991.b.2.b
Ursprungsklassifikationen
Ursprungsland:
Taiwan
Herstellungsland:
Nicht lieferbar
Land der Verbreitung:
Nicht lieferbar
Zum Zeitpunkt der Lieferung kann sich das Land ändern.

NBT SRAMs

GSI Technology NBT SRAMs are 144Mbit and 288Mbit Synchronous Static SRAMs that utilize all available bus bandwidth. The SRAMs achieve this by eliminating the need to insert deselect cycles when the device is switched from read to write cycles. The devices' simplified interface is designed to use a data bus's maximum bandwidth. Because it is a synchronous device, address, data inputs, and read/write control inputs are captured on the rising edge of the input clock.