Scheinbar haben Sie Javascript in Ihrem Browser deaktiviert. Einige Funktionen auf dieser Seite funktionieren nur, wenn Sie sich anmelden.

Wird ein Fehler angezeigt?

LS1020AXE7HNB

Name: NXP LS1020AXE7HNB
Brand: NXP Semiconductors
SKU: 841-LS1020AXE7HNB
Price: 54.03 CHF
Availability: InStock

Bilder dienen lediglich der Veranschaulichung und sind nicht Originalgetreu
Siehe Produktspezifikationen

Mouser-Nr.:

841-LS1020AXE7HNB

Herst.- Nr.:

LS1020AXE7HNB

Herst.:

NXP Semiconductors

Beschreibung:

Mikroprozessoren - MPU Layerscape 32-bit Arm Cortex-A7, Dual-core, 800MHz, -40 to 105C, Security enabled

Datenblatt:

LS1020AXE7HNB Datenblatt (PDF)

ECAD Model:

Den kostenlosen Library Loader herunterladen, um diese Datei für Ihr ECAD Tool zu konvertieren. Weitere Infos zu ECAD-Modell.

Mehr über

Weitere Informationen zu NXP Semiconductors LS1020AXE7HNB

Versandmeldung:

Für den Export dieses Produkts aus den USA ist möglicherweise zusätzliche Dokumentation erforderlich.

Auf Lager: 84

Lagerbestand:: 84 sofort lieferbar

Ein unerwarteter Fehler ist aufgetreten. Bitte versuchen Sie es später noch einmal.
Lieferzeit ab Hersteller:: 26 Wochen Geschätzte Produktionszeit des Werks für Mengen, die größer als angezeigt sind.

Bestellmengen größer als 84 können einer Mindestbestellmenge unterliegen.

Menge eingeben:

Minimum: 1 Vielfache: 1

Stückpreis:

CHF -.--

Erw. Preis:

CHF -.--

Vorauss. Zolltarif:

Dieses Produkt wird KOSTENLOS versandt

Preis (CHF)

Menge	Stückpreis	Erw. Preis
	CHF 54.03	CHF 54.03
	CHF 44.56	CHF 445.60
	CHF 33.06	CHF 826.50

.hidden-for-nojs { display: none; } .pull-right-nojs { justify-content: flex-end; }

Produktattribut	Attributwert	Attribut auswählen
Hersteller:	NXP
Produktkategorie:	Mikroprozessoren - MPU
Versandbeschränkungen:	Für den Export dieses Produkts aus den USA ist möglicherweise zusätzliche Dokumentation erforderlich.
RoHS:
Kern:	ARM Cortex A7
Anzahl der Kerne:	2 Core
Datenbus-Weite:	32 bit
Maximale Taktfrequenz:	800 MHz
Verpackung/Gehäuse:	FCPBGA-525
L1 Cache-Anweisungsspeicher:	32 kB
L1 Cache-Datenspeicher:	32 kB
Betriebsversorgungsspannung:	1 V
Serie:	LS1020A
Montageart:	SMD/SMT
Minimale Betriebstemperatur:	- 40 C
Maximale Betriebstemperatur:	+ 105 C
Verpackung:	Tray
Marke:	NXP Semiconductors
RAM-Datengröße:	128 kB
Anleitungsart:	Floating Point
Schnittstellen-Typ:	Audio, Ethernet, PCI-e, Serial, USB
L2 Cache-Anweisung/Datenspeicher:	512 kB
Speichertyp:	DDR3L / DDR4 SDRAM
Feuchtigkeitsempfindlich:	Yes
Anzahl der I/Os:	109 I/O
Anzahl der Timer/Zähler:	8 Timer
Prozessor-Serie:	QorIQ Layerscape LS1020A
Produkt-Typ:	Microprocessors - MPU
Verpackung ab Werk:	84
Unterkategorie:	Microprocessors - MPU
Handelsname:	QorIQ
Watchdog-Timer:	Watchdog Timer
Artikel # Aliases:	935320678557
Gewicht pro Stück:	1 g

Produkte gefunden:

Um ähnliche Produkte anzuzeigen, wählen Sie mindestens ein Kontrollkästchen aus

Um ähnliche Produkte in dieser Kategorie anzuzeigen, wählen Sie mindestens ein Kontrollkästchen oben aus.

Ausgewählte Attribute: 0

Dokument filtern:

Datenblatt

LS1020AXE7HNB Datenblatt (PDF)

CNHTS:: 8542319091
CAHTS:: 8542310000
USHTS:: 8542310045
KRHTS:: 8542311000
TARIC:: 8542319000
MXHTS:: 8542310302
ECCN:: 5A002.a.1

Layerscape-Architektur

Die NXP Layerscape-Architektur ist die den QorIQ® Prozessoren der LS-Baureihe zugrundeliegende Systemarchitektur. Die Architektur ermöglicht den Netzwerken der nächsten Generation eine verbesserte Paketverarbeitung mit einer Leistungsfähigkeit von bis zu 100 GBit/s. Der Design-Aufwand wird mit einem offenen Standard-Programmiermodell und einem Software-wahrnehmenden Architektur-Rahmen vereinfacht. Dieses Design ermöglicht dem Kunden die vollständige Nutzung der zugrundeliegenden Hardware für eine maximale Optimierung mit der Fähigkeit, Netzwerk-Änderungen für eine Echtzeit-„Soft“-Steuerung über das Netzwerk einfach zu übernehmen. Ein einheitliches Hardware- und Software-Modell bietet die Kompatibilität und Skalierbarkeit, die für das Erstellen von durchgängigen Netzwerksystemen von Home-zu-Carrier-Klasse-Produkten erforderlich sind. Die einzigartige Core-unabhängige Architektur enthält den optimalen Core für die jeweilige Applikation/ARM®-Cores oder Power Architecture®-Cores.