LS1022ASN7EKB

NXP Semiconductors
841-LS1022ASN7EKB
LS1022ASN7EKB

Herst.:

Beschreibung:
Mikroprozessoren - MPU Layerscape 32-bit Arm Cortex-A7, Dual-core, 600MHz, 0 to 105C, Security disabled

ECAD Model:
Den kostenlosen Library Loader herunterladen, um diese Datei für Ihr ECAD Tool zu konvertieren. Weitere Infos zu ECAD-Modell.
Für den Export dieses Produkts aus den USA ist möglicherweise zusätzliche Dokumentation erforderlich.

Verfügbarkeit

Lagerbestand:
Nicht auf Lager
Lieferzeit ab Hersteller:
26 Wochen Geschätzte Produktionszeit des Werks.
Lange Lieferzeit für dieses Produkt.
Minimum: 84   Vielfache: 84
Stückpreis:
CHF -.--
Erw. Preis:
CHF -.--
Vorauss. Zolltarif:
Dieses Produkt wird KOSTENLOS versandt

Preis (CHF)

Menge Stückpreis
Erw. Preis
CHF 29.43 CHF 2'472.12

Produktattribut Attributwert Attribut auswählen
NXP
Produktkategorie: Mikroprozessoren - MPU
Versandbeschränkungen:
 Für den Export dieses Produkts aus den USA ist möglicherweise zusätzliche Dokumentation erforderlich.
RoHS:  
ARM Cortex A7
2 Core
32 bit
600 MHz
FCPBGA-525
32 kB
32 kB
1 V
LS1022A
SMD/SMT
0 C
+ 105 C
Tray
Marke: NXP Semiconductors
RAM-Datengröße: 128 kB
Anleitungsart: Floating Point
Schnittstellen-Typ: CAN, Ethernet, QSPI, SPI, UART, USB
L2 Cache-Anweisung/Datenspeicher: 512 kB
Speichertyp: DDR3L SDRAM
Feuchtigkeitsempfindlich: Yes
Anzahl der I/Os: 109 I/O
Prozessor-Serie: QorIQ LS1022A
Produkt-Typ: Microprocessors - MPU
Verpackung ab Werk: 84
Unterkategorie: Microprocessors - MPU
Handelsname: QorIQ
Watchdog-Timer: No Watchdog Timer
Artikel # Aliases: 935318575557
Gewicht pro Stück: 1 g
Produkte gefunden:
Um ähnliche Produkte anzuzeigen, wählen Sie mindestens ein Kontrollkästchen aus
Um ähnliche Produkte in dieser Kategorie anzuzeigen, wählen Sie mindestens ein Kontrollkästchen oben aus.
Ausgewählte Attribute: 0

CNHTS:
8542319091
CAHTS:
8542310000
USHTS:
8542310045
KRHTS:
8542311000
TARIC:
8542319000
MXHTS:
8542310302
ECCN:
3A991.a.1

Layerscape-Architektur

Die NXP Layerscape-Architektur ist die den QorIQ® Prozessoren der LS-Baureihe zugrundeliegende Systemarchitektur. Die Architektur ermöglicht den Netzwerken der nächsten Generation eine verbesserte Paketverarbeitung mit einer Leistungsfähigkeit von bis zu 100 GBit/s. Der Design-Aufwand wird mit einem offenen Standard-Programmiermodell und einem Software-wahrnehmenden Architektur-Rahmen vereinfacht. Dieses Design ermöglicht dem Kunden die vollständige Nutzung der zugrundeliegenden Hardware für eine maximale Optimierung mit der Fähigkeit, Netzwerk-Änderungen für eine Echtzeit-„Soft“-Steuerung über das Netzwerk einfach zu übernehmen. Ein einheitliches Hardware- und Software-Modell bietet die Kompatibilität und Skalierbarkeit, die für das Erstellen von durchgängigen Netzwerksystemen von Home-zu-Carrier-Klasse-Produkten erforderlich sind. Die einzigartige Core-unabhängige Architektur enthält den optimalen Core für die jeweilige Applikation/ARM®-Cores oder Power Architecture®-Cores.