TMS320VC5501ZZZ300

595-S320VC5501ZZZ300
TMS320VC5501ZZZ300

Herst.:

Beschreibung:
Digitale Signalprozessoren und Controller - DSP, DSC Fixed-Pt Dig Signal Proc

Lebenszyklus:
abgekündigt
ECAD Model:
Den kostenlosen Library Loader herunterladen, um diese Datei für Ihr ECAD Tool zu konvertieren. Weitere Infos zu ECAD-Modell.
Mouser verkauft dieses Produkt nicht in Ihre Region.

Verfügbarkeit

Lagerbestand:

Produktattribut Attributwert Attribut auswählen
Texas Instruments
Produktkategorie: Digitale Signalprozessoren und Controller - DSP, DSC
Versandbeschränkungen:
 Mouser verkauft dieses Produkt nicht in Ihre Region.
RoHS:  
DSPs
C55x
1 Core
300 MHz
BGA-201 Microstar
32 kB
32 kB
16 kB
1.26 V
TMS320VC5501
TMS320
SMD/SMT
- 40 C
+ 85 C
Tray
Marke: Texas Instruments
Land der Bestückung: Not Available
Land der Verbreitung: Not Available
Ursprungsland: PH
Datenbus-Weite: 32 bit
ROM-Datengröße: 32 kB
Anleitungsart: Fixed Point
Feuchtigkeitsempfindlich: Yes
Anzahl der I/Os: 8 I/O
Produkt-Typ: DSP - Digital Signal Processors & Controllers
Art des Programmspeichers: Asynchronous SRAM, EPROM, Synchronous SDRAM, SBSRAM
Verpackung ab Werk: 126
Unterkategorie: Embedded Processors & Controllers
Gewicht pro Stück: 479.700 mg
Produkte gefunden:
Um ähnliche Produkte anzuzeigen, wählen Sie mindestens ein Kontrollkästchen aus
Um ähnliche Produkte in dieser Kategorie anzuzeigen, wählen Sie mindestens ein Kontrollkästchen oben aus.
Ausgewählte Attribute: 0

Für diese Funktionalität ist die Aktivierung von JavaScript erforderlich.

CNHTS:
8542319090
CAHTS:
8542310000
USHTS:
8542310035
JPHTS:
8542310335
KRHTS:
8542311000
TARIC:
8542319000
MXHTS:
8542310399
ECCN:
3A991.a.2

TMS320VC5501 Digitaler Festpunkt-Signalprozessor

Der Texas Instruments TMS320VC5501 digitale Festpunkt-Signalprozessor (DSP) basiert auf dem TMS320C55x DSP-Generierungs-CPU-Prozessorkern. Die TMS320C55x DSP-Architektur von Texas Instruments erreicht eine hohe Leistungsfähigkeit bei geringem Stromverbrauch, der durch erhöhte Parallelität und starken Fokus auf die Reduzierung der Verlustleistung erzielt wird. Die CPU unterstützt eine interne Busstruktur, die aus einem Programmbus, drei Lese-Datenbusse, zwei Schreib-Datenbusse und weiteren Bussen für Peripherie- und DMA-Aktivitäten besteht. Diese Busse bieten in einem einzigen Zyklus die Möglichkeit bis zu drei Datenlesungen und zwei Datenschreibungen auszuführen. Der DMA-Controller kann bis zu zwei Datenübertragungen pro Zyklus parallel und unabhängig von der CPU-Aktivität durchführen.