Lattice CPLD - komplexe programmierbare Logikbausteine

Ergebnisse: 232
Auswählen Bild Teile-Nr.
 Herst.
Beschreibung Datenblatt Verfügbarkeit Preis (CHF) Ergebnisse in der Tabelle nach dem Einheitspreis bei Ihrer Menge filtern.
Menge RoHS ECAD Model Serie
Montageart
Verpackung/Gehäuse
Betriebsversorgungsspannung
Anzahl der Makrozellen
Anzahl der I/Os
Minimale Betriebstemperatur
Maximale Betriebsfrequenz
Maximale Betriebstemperatur
Verzögerungszeit - Max.
Qualifikation
Verpackung
Lattice CPLD - komplexe programmierbare Logikbausteine ispJTAG 3.3V 5ns 256MC 128 I/O IND
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 32 Wochen
Min.: 450
Mult.: 90

LC4256V SMD/SMT FTBGA-256 3.3 V 256 Macrocell 160 I/O - 40 C 322 MHz + 105 C 5 ns Tray
Lattice CPLD - komplexe programmierbare Logikbausteine ispJTAG 3.3V 5ns 256MC 160 I/O
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 32 Wochen
Min.: 450
Mult.: 90

LC4256V SMD/SMT FTBGA-256 3.3 V 256 Macrocell 160 I/O 0 C 322 MHz + 90 C 5 ns Tray
Lattice CPLD - komplexe programmierbare Logikbausteine ispJTAG 3.3V 5ns 256MC 160 I/O IND
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 32 Wochen
Min.: 450
Mult.: 90

LC4256V SMD/SMT FTBGA-256 3.3 V 256 Macrocell 160 I/O - 40 C 322 MHz + 105 C 5 ns Tray
Lattice CPLD - komplexe programmierbare Logikbausteine PROGRAMMABLE SUPER FAST HI DENSITY PLD
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 19 Wochen
Min.: 300
Mult.: 60

LC4256V SMD/SMT TQFP-144 3.3 V 256 Macrocell 96 I/O - 40 C 322 MHz + 105 C 5 ns Tray
Lattice CPLD - komplexe programmierbare Logikbausteine PROGRAMMABLE SUPER FAST HI DENSITY PLD
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 19 Wochen
Min.: 200
Mult.: 40

LC4256V SMD/SMT TQFP-176 3.3 V 256 Macrocell 128 I/O 0 C 322 MHz + 90 C 5 ns Tray
Lattice CPLD - komplexe programmierbare Logikbausteine PROGRAMMABLE SUPER FAST HI DENSITY PLD
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 19 Wochen
Min.: 1
Mult.: 1

LC4256V SMD/SMT TQFP-176 3.3 V 256 Macrocell 128 I/O - 40 C 322 MHz + 105 C 5 ns Tray
Lattice CPLD - komplexe programmierbare Logikbausteine ispJTAG 3.3V 7.5ns 256MC 128 I/O
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 32 Wochen
Min.: 450
Mult.: 90

LC4256V SMD/SMT FTBGA-256 3.3 V 256 Macrocell 160 I/O 0 C 322 MHz + 90 C 7.5 ns Tray
Lattice CPLD - komplexe programmierbare Logikbausteine ispJTAG 3.3V 7.5ns 256MC 128 I/O IND
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 32 Wochen
Min.: 450
Mult.: 90

LC4256V SMD/SMT FTBGA-256 3.3 V 256 Macrocell 160 I/O - 40 C 322 MHz + 105 C 7.5 ns Tray
Lattice CPLD - komplexe programmierbare Logikbausteine 256MC 108 I/O Lw Pwr 1.8V 5.8NS
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 32 Wochen
Min.: 1'800
Mult.: 360

ispMACH 4256 SMD/SMT CSBGA-144 1.8 V 256 Macrocell 108 I/O 0 C 200 MHz + 90 C 5.8 ns Tray
Lattice CPLD - komplexe programmierbare Logikbausteine 256MC 108 I/O Lw Pwr 1.8V 7.5NS
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 32 Wochen
Min.: 1'800
Mult.: 360

ispMACH 4256 SMD/SMT CSBGA-144 1.8 V 256 Macrocell 108 I/O 0 C 200 MHz + 90 C 7.5 ns Tray
Lattice CPLD - komplexe programmierbare Logikbausteine 256MC 108 I/O Lw Pwr 1.8V 7.5ns
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 32 Wochen
Min.: 1'800
Mult.: 360

ispMACH 4256 SMD/SMT CSBGA-144 1.8 V 256 Macrocell 108 I/O - 40 C 200 MHz + 105 C 7.5 ns Tray
Lattice CPLD - komplexe programmierbare Logikbausteine ispJTAG 3.3V 10ns 384MC 192 I/O IND
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 19 Wochen
Min.: 450
Mult.: 90

LC4384V SMD/SMT FTBGA-256 3.3 V 384 Macrocell 192 I/O - 40 C 322 MHz + 105 C 10 ns Tray
Lattice CPLD - komplexe programmierbare Logikbausteine ispJTAG 3.3V 3.5ns 384MC 192 I/O
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 19 Wochen
Min.: 450
Mult.: 90

LC4384V SMD/SMT FTBGA-256 3.3 V 384 Macrocell 192 I/O 0 C 322 MHz + 90 C 3.5 ns Tray
Lattice CPLD - komplexe programmierbare Logikbausteine ispJTAG 3.3V 5ns 384MC 192 I/O
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 19 Wochen
Min.: 450
Mult.: 90

LC4384V SMD/SMT FTBGA-256 3.3 V 384 Macrocell 192 I/O 0 C 322 MHz + 90 C 5 ns Tray
Lattice CPLD - komplexe programmierbare Logikbausteine ispJTAG 3.3V 5ns IND 384MC 192 I/O
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 19 Wochen
Min.: 450
Mult.: 90

LC4384V SMD/SMT FTBGA-256 3.3 V 384 Macrocell 192 I/O - 40 C 322 MHz + 105 C 5 ns Tray
Lattice CPLD - komplexe programmierbare Logikbausteine PROGRAMMABLE SUPER FAST HI DENSITY PLD
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 19 Wochen
Min.: 200
Mult.: 40

LC4384V SMD/SMT TQFP-176 3.3 V 384 Macrocell 128 I/O 0 C 322 MHz + 90 C 5 ns Tray
Lattice CPLD - komplexe programmierbare Logikbausteine PROGRAMMABLE SUPER FAST HI DENSITY PLD
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 19 Wochen
Min.: 200
Mult.: 40

LC4384V SMD/SMT TQFP-176 3.3 V 384 Macrocell 128 I/O - 40 C 322 MHz + 105 C 5 ns Tray
Lattice CPLD - komplexe programmierbare Logikbausteine ispJTAG 3.3V 7.5ns 384MC 192 I/O
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 19 Wochen
Min.: 450
Mult.: 90

LC4384V SMD/SMT FTBGA-256 3.3 V 384 Macrocell 192 I/O - 40 C 322 MHz + 105 C 7.5 ns Tray
Lattice CPLD - komplexe programmierbare Logikbausteine ispJTAG 3.3V 10nsIND 512MC 208 I/O
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 32 Wochen
Min.: 450
Mult.: 90

LC4512V SMD/SMT FTBGA-256 3.3 V 512 Macrocell 208 I/O - 40 C 322 MHz + 105 C 10 ns Tray
Lattice CPLD - komplexe programmierbare Logikbausteine ispJTAG 3.3V 3.5ns 512MC 208 I/O
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 32 Wochen
Min.: 450
Mult.: 90

LC4512V SMD/SMT FTBGA-256 3.3 V 512 Macrocell 208 I/O 0 C 322 MHz + 90 C 3.5 ns Tray
Lattice CPLD - komplexe programmierbare Logikbausteine ispJTAG 3.3V 5ns 512MC 208 I/O
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 32 Wochen
Min.: 450
Mult.: 90

LC4512V SMD/SMT FTBGA-256 3.3 V 512 Macrocell 208 I/O 0 C 322 MHz + 90 C 5 ns Tray
Lattice CPLD - komplexe programmierbare Logikbausteine ispJTAG 3.3V 5ns 512MC 208 I/O IND
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 32 Wochen
Min.: 450
Mult.: 90

LC4512V SMD/SMT FTBGA-256 3.3 V 512 Macrocell 208 I/O - 40 C 322 MHz + 105 C 5 ns Tray
Lattice CPLD - komplexe programmierbare Logikbausteine PROGRAMMABLE SUPER FAST HI DENSITY PLD
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 19 Wochen
Min.: 200
Mult.: 40

LC4512V SMD/SMT TQFP-176 3.3 V 512 Macrocell 128 I/O 0 C 322 MHz + 90 C 5 ns Tray
Lattice CPLD - komplexe programmierbare Logikbausteine ispJTAG 3.3V 7.5ns 512MC 208 I/O
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 32 Wochen
Min.: 450
Mult.: 90

LC4512V SMD/SMT FTBGA-256 3.3 V 512 Macrocell 208 I/O 0 C 322 MHz + 90 C 7.5 ns Tray
Lattice CPLD - komplexe programmierbare Logikbausteine 64MC 48 I/O Ultr Low Pwr 1.8V 4.7ns
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 32 Wochen
Min.: 4'900
Mult.: 490

LC4064ZE-4UMN SMD/SMT UCBGA-64 1.8 V 64 Macrocell 48 I/O 0 C 241 MHz + 90 C 4.7 ns Tray