SN65LVDS301ZXH

Texas Instruments
595-SN65LVDS301ZXH
SN65LVDS301ZXH

Herst.:

Beschreibung:
LVDS-IC-Schnittstelle Programmable 27-bit display serial inter A 595-SN65LVDS301ZXHR

ECAD Model:
Den kostenlosen Library Loader herunterladen, um diese Datei für Ihr ECAD Tool zu konvertieren. Weitere Infos zu ECAD-Modell.

Auf Lager: 5'382

Lagerbestand:
5'382 sofort lieferbar
Lieferzeit ab Hersteller:
6 Wochen Geschätzte Produktionszeit des Werks für Mengen, die größer als angezeigt sind.
Bestellmengen größer als 5382 können einer Mindestbestellmenge unterliegen.
Minimum: 1   Vielfache: 1
Stückpreis:
CHF -.--
Erw. Preis:
CHF -.--
Vorauss. Zolltarif:

Preis (CHF)

Menge Stückpreis
Erw. Preis
CHF 3.92 CHF 3.92
CHF 3.00 CHF 30.00
CHF 2.78 CHF 69.50
CHF 2.52 CHF 252.00
CHF 2.50 CHF 625.00

Alternativverpackung

Herst. Teilenr.:
Verpackung:
Reel, Cut Tape, MouseReel
Verfügbarkeit:
Auf Lager
Preis:
CHF 3.92
Min:
1

Ähnliches Produkt

Texas Instruments SN65LVDS301ZXHR
Texas Instruments
Serialisierer & Deserialisierer - Serdes Programmable 27-bit display serial inter A 595-SN65LVDS301ZXH

Produktattribut Attributwert Attribut auswählen
Texas Instruments
Produktkategorie: LVDS-IC-Schnittstelle
RoHS:  
Serial Interface Transmitter
300 Mb/s
CMOS
LVDS
1.95 V
1.65 V
- 40 C
+ 85 C
SMD/SMT
NFBGA-80
With ESD Protection
Tray
Marke: Texas Instruments
Feuchtigkeitsempfindlich: Yes
Pd - Verlustleistung: 44.5 mW
Produkt: LVDS Interface ICs
Produkt-Typ: LVDS Interface IC
Serie: SN65LVDS301
Verpackung ab Werk: 576
Unterkategorie: Interface ICs
Produkte gefunden:
Um ähnliche Produkte anzuzeigen, wählen Sie mindestens ein Kontrollkästchen aus
Um ähnliche Produkte in dieser Kategorie anzuzeigen, wählen Sie mindestens ein Kontrollkästchen oben aus.
Ausgewählte Attribute: 0

Für diese Funktionalität ist die Aktivierung von JavaScript erforderlich.

CNHTS:
8542399000
USHTS:
8542390090
TARIC:
8542399000
ECCN:
EAR99

SN65LVDS301 27-Bit-Parallel-zu-Seriell-Sender

Das Texas Instruments SN65LVDS301 programmierbare 27-Bit-Parallel-zu-Seriell-Sender-Bauteil wandelt 27 parallelgeschaltete Dateneingänge in 1, 2 oder 3 serielle Sub-Differential-Signalausgänge (SubLVDS) um. Es lädt ein Schieberegister mit 24-Pixel-Bits und drei Steuerbits von der parallelgeschalteten CMOS-Eingangschnittstelle. Zusätzlich zu den 27 Datenbits fügt das Bauteil ein Paritätsbit und zwei reservierte Bits zu einem 30-Bit-Datenwort hinzu. Der Pixeltaktgeber (PCLK) hält jedes Wort im Gerät fest. Das Paritätsbit (ungerade Parität) ermöglicht es einem Empfänger die Erkennung von Einzelbitfehlern. Das serielle Schieberegister wird je nach Anzahl der verwendeten seriellen Verbindungen mit dem 30-, 15- oder 10-fachen der Pixeltakt-Datenrate hochgeladen. Eine Kopie des Pixeltaktgebers wird als separater Differenzausgang ausgegeben.