programmer CPLD - komplexe programmierbare Logikbausteine

Ergebnisse: 575
Auswählen Bild Teile-Nr.
 Herst.
Beschreibung Datenblatt Verfügbarkeit Preis (CHF) Ergebnisse in der Tabelle nach dem Einheitspreis bei Ihrer Menge filtern.
Menge RoHS ECAD Model Serie
Montageart
Verpackung/Gehäuse
Betriebsversorgungsspannung
Anzahl der Makrozellen
Anzahl der I/Os
Minimale Betriebstemperatur
Maximale Betriebsfrequenz
Maximale Betriebstemperatur
Verzögerungszeit - Max.
Qualifikation
Verpackung
Altera CPLD - komplexe programmierbare Logikbausteine
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 39 Wochen
Min.: 180
Mult.: 60

EPM570 SMD/SMT TQFP-144 1.8 V 440 Macrocell 160 I/O 0 C 304 MHz + 70 C 5.4 ns Tray
Microchip Technology CPLD - komplexe programmierbare Logikbausteine 750 GATE EPLD 15NS
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 11 Wochen
Min.: 42
Mult.: 42
Nein
ATF750C SMD/SMT CLCC-28 5 V 10 Macrocell 10 I/O - 55 C 71 MHz + 125 C 15 ns Tube
Lattice CPLD - komplexe programmierbare Logikbausteine Auto Grade (AEC-Q100 ) ispMACH4064Z
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 40 Wochen
Min.: 450
Mult.: 90

LA4064ZC-75TN SMD/SMT TQFP-100 1.8 V 64 Macrocell 64 I/O - 40 C 168 MHz + 125 C 7.5 ns AEC-Q100 Tray
Altera CPLD - komplexe programmierbare Logikbausteine
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 39 Wochen
Min.: 90
Mult.: 90

EPM570 SMD/SMT FBGA-256 1.8 V 440 Macrocell 160 I/O - 40 C 304 MHz + 85 C 5.4 ns Tray
Altera CPLD - komplexe programmierbare Logikbausteine
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 39 Wochen
Min.: 429
Mult.: 429

EPM570 SMD/SMT BGA-100 1.8 V 440 Macrocell 76 I/O 0 C 304 MHz + 70 C 5.4 ns Tray
Altera CPLD - komplexe programmierbare Logikbausteine
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 39 Wochen
Min.: 270
Mult.: 90

EPM570 SMD/SMT TQFP-100 1.8 V 440 Macrocell 76 I/O 0 C 304 MHz + 70 C 5.4 ns Tray
Altera CPLD - komplexe programmierbare Logikbausteine
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 39 Wochen
Min.: 429
Mult.: 429

EPM570 SMD/SMT BGA-100 2.5 V, 3.3 V 440 Macrocell 76 I/O 0 C 304 MHz + 70 C 5.4 ns Tray
Altera CPLD - komplexe programmierbare Logikbausteine
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 39 Wochen
Min.: 176
Mult.: 176

EPM570Z SMD/SMT BGA-256 1.8 V 440 Macrocell 160 I/O 0 C 152 MHz + 70 C 9 ns Tray
Altera CPLD - komplexe programmierbare Logikbausteine
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 39 Wochen
Min.: 90
Mult.: 90

EPM2210 SMD/SMT FBGA-256 1.8 V 1700 Macrocell 204 I/O 0 C 304 MHz + 70 C 7 ns Tray
Altera CPLD - komplexe programmierbare Logikbausteine
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 39 Wochen
Min.: 84
Mult.: 84

EPM2210 SMD/SMT FBGA-324 1.8 V 1700 Macrocell 272 I/O 0 C 304 MHz + 70 C 7 ns Tray
Altera CPLD - komplexe programmierbare Logikbausteine
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 39 Wochen
Min.: 1
Mult.: 1

EPM570 SMD/SMT FBGA-256 2.5 V, 3.3 V 440 Macrocell 160 I/O 0 C 304 MHz + 70 C 5.4 ns Tray
Altera CPLD - komplexe programmierbare Logikbausteine
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 39 Wochen
Min.: 429
Mult.: 429

EPM240 SMD/SMT BGA-100 1.8 V 192 Macrocell 80 I/O 0 C 304 MHz + 70 C 4.7 ns Tray
Altera CPLD - komplexe programmierbare Logikbausteine
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 39 Wochen
Min.: 429
Mult.: 429

EPM240 SMD/SMT BGA-100 1.8 V 192 Macrocell 80 I/O - 40 C 304 MHz + 85 C 4.7 ns Tray
Altera CPLD - komplexe programmierbare Logikbausteine
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 39 Wochen
Min.: 1
Mult.: 1

EPM240 SMD/SMT BGA-100 2.5 V, 3.3 V 192 Macrocell 80 I/O 0 C 304 MHz + 70 C 4.7 ns Tray
Lattice CPLD - komplexe programmierbare Logikbausteine Auto Grade (AEC-Q100 ) ispMACH4128Z
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 40 Wochen
Min.: 450
Mult.: 90

LA4128ZC-75TN SMD/SMT TQFP-100 1.8 V 128 Macrocell 64 I/O - 40 C 168 MHz + 125 C 7.5 ns AEC-Q100 Tray
Altera CPLD - komplexe programmierbare Logikbausteine
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 39 Wochen
Min.: 90
Mult.: 90

EPM1270 SMD/SMT FBGA-256 1.8 V 980 Macrocell 212 I/O 0 C 304 MHz + 70 C 6.2 ns Tray
Altera CPLD - komplexe programmierbare Logikbausteine
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 39 Wochen
Min.: 416
Mult.: 416

EPM570Z SMD/SMT BGA-144 1.8 V 440 Macrocell 116 I/O - 40 C 152 MHz + 85 C 9 ns Tray
Altera CPLD - komplexe programmierbare Logikbausteine
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 39 Wochen
Min.: 180
Mult.: 60

EPM570 SMD/SMT TQFP-144 2.5 V, 3.3 V 440 Macrocell 116 I/O - 40 C 304 MHz + 125 C 5.4 ns AEC-Q100 Tray
Altera CPLD - komplexe programmierbare Logikbausteine
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 39 Wochen
Min.: 90
Mult.: 90

EPM2210 SMD/SMT FBGA-256 2.5 V, 3.3 V 1700 Macrocell 204 I/O - 40 C 304 MHz + 125 C 7 ns AEC-Q100 Tray
Altera CPLD - komplexe programmierbare Logikbausteine
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 39 Wochen
Min.: 180
Mult.: 60

EPM1270 SMD/SMT TQFP-144 2.5 V, 3.3 V 980 Macrocell 116 I/O - 40 C 304 MHz + 125 C 6.2 ns AEC-Q100 Tray
Altera CPLD - komplexe programmierbare Logikbausteine
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 39 Wochen
Min.: 84
Mult.: 84

EPM2210 SMD/SMT FBGA-324 2.5 V, 3.3 V 1700 Macrocell 272 I/O - 40 C 304 MHz + 125 C 7 ns AEC-Q100 Tray
Microchip Technology CPLD - komplexe programmierbare Logikbausteine 64MC CPLD 1.8V ISP
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 19 Wochen
Min.: 180
Mult.: 90

ATF1504BE SMD/SMT TQFP-100 1.8 V 64 Macrocell 32 I/O - 40 C 210 MHz + 85 C 7 ns Tray
Altera CPLD - komplexe programmierbare Logikbausteine
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 39 Wochen
Min.: 90
Mult.: 90

EPM1270 SMD/SMT FBGA-256 2.5 V, 3.3 V 980 Macrocell 212 I/O - 40 C 304 MHz + 125 C 6.2 ns AEC-Q100 Tray
Microchip Technology CPLD - komplexe programmierbare Logikbausteine 750 GATE EPLD 15NS
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 11 Wochen
Min.: 15
Mult.: 15
Nein
ATF750C Through Hole CDIP-24 5 V 10 Macrocell 10 I/O - 55 C 90 MHz + 125 C 10 ns Tube
Lattice CPLD - komplexe programmierbare Logikbausteine 64MC 48 I/O Ultr Low Pwr 1.8V 7.5ns IND
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 40 Wochen
Min.: 4’900
Mult.: 490

ispMACH 4064 SMD/SMT UCBGA-64 1.8 V 64 Macrocell 48 I/O - 40 C 241 MHz + 105 C 7.5 ns Tray