+ 105 C CPLD - komplexe programmierbare Logikbausteine

Ergebnisse: 89
Auswählen Bild Teile-Nr.
 Herst.
Beschreibung Datenblatt Verfügbarkeit Preis (CHF) Ergebnisse in der Tabelle nach dem Einheitspreis bei Ihrer Menge filtern.
Menge RoHS ECAD Model Serie
Montageart
Verpackung/Gehäuse
Betriebsversorgungsspannung
Anzahl der Makrozellen
Anzahl der I/Os
Minimale Betriebstemperatur
Maximale Betriebstemperatur
Maximale Betriebsfrequenz
Verzögerungszeit - Max.
Verpackung
Lattice CPLD - komplexe programmierbare Logikbausteine 64 I/O ULT LW PWR 256MC 1.8V 7.5NS IND
Datenblatt
423erwartet ab 05.01.2027
Min.: 1
Mult.: 1

ispMACH 4256 SMD/SMT TQFP-100 1.8 V 256 Macrocell 64 I/O - 40 C + 105 C 200 MHz 7.5 ns Tray
Lattice CPLD - komplexe programmierbare Logikbausteine PROGRAMMABLE SUPER FAST HI DENSITY PLD
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 40 Wochen
Min.: 1’800
Mult.: 360

LC4064ZC SMD/SMT CSBGA-132 1.8 V 64 Macrocell 64 I/O - 40 C + 105 C 250 MHz 5 ns Tray
Lattice CPLD - komplexe programmierbare Logikbausteine PROGRAMMABLE SUPER FAST HI DENSITY PLD
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 40 Wochen
Min.: 1
Mult.: 1

LC4064ZC SMD/SMT TQFP-100 1.8 V 64 Macrocell 64 I/O - 40 C + 105 C 250 MHz 5 ns Tray
Lattice CPLD - komplexe programmierbare Logikbausteine PROGRAMMABLE SUPER FAST HI DENSITY PLD
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 40 Wochen
Min.: 1’800
Mult.: 360

LC4064ZC SMD/SMT CSBGA-132 1.8 V 64 Macrocell 64 I/O - 40 C + 105 C 250 MHz 7.5 ns Tray
Lattice CPLD - komplexe programmierbare Logikbausteine PROGRAMMABLE SUPER FAST HI DENSITY PLD
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 40 Wochen
Min.: 1’800
Mult.: 360

LC4064ZC SMD/SMT CSBGA-56 1.8 V 64 Macrocell 32 I/O - 40 C + 105 C 250 MHz 7.5 ns Tray
Lattice CPLD - komplexe programmierbare Logikbausteine PROGRAMMABLE SUPER FAST HI DENSITY PLD
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 40 Wochen
Min.: 450
Mult.: 90

LC4128V SMD/SMT TQFP-128 3.3 V 128 Macrocell 92 I/O - 40 C + 105 C 333 MHz 10 ns Tray
Lattice CPLD - komplexe programmierbare Logikbausteine PROGRAMMABLE SUPER FAST HI DENSITY PLD
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 40 Wochen
Min.: 450
Mult.: 90

LC4128V SMD/SMT TQFP-128 3.3 V 128 Macrocell 92 I/O - 40 C + 105 C 333 MHz 7.5 ns Tray
Lattice CPLD - komplexe programmierbare Logikbausteine PROGRAMMABLE SUPER FAST HI DENSITY PLD
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 40 Wochen
Min.: 1’800
Mult.: 360

LC4128ZC SMD/SMT CSBGA-132 1.8 V 128 Macrocell 96 I/O - 40 C + 105 C 220 MHz 7.5 ns Tray
Lattice CPLD - komplexe programmierbare Logikbausteine PROGRAMMABLE SUPER FAST HI DENSITY PLD
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 40 Wochen
Min.: 1’800
Mult.: 360

LC4256ZC SMD/SMT CSBGA-132 1.8 V 256 Macrocell 96 I/O - 40 C + 105 C 200 MHz 7.5 ns Tray
Lattice CPLD - komplexe programmierbare Logikbausteine PROGRAMMABLE SUPER FAST HI DENSITY PLD
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 40 Wochen
Min.: 200
Mult.: 40

LC4256ZC SMD/SMT TQFP-176 1.8 V 256 Macrocell 128 I/O - 40 C + 105 C 200 MHz 7.5 ns Tray
Lattice CPLD - komplexe programmierbare Logikbausteine PROGRAMMABLE SUPER FAST HI DENSITY PLD
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 40 Wochen
Min.: 1’800
Mult.: 360

LC4032ZC SMD/SMT CSBGA-56 1.8 V 32 Macrocell 32 I/O - 40 C + 105 C 267 MHz 5 ns Tray
Lattice CPLD - komplexe programmierbare Logikbausteine 32MC 32 I/O LOW PWR 1.8V 7.5NS
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 40 Wochen
Min.: 2’450
Mult.: 490

ispMACH 4032 SMD/SMT CSBGA-64 1.8 V 32 Macrocell 32 I/O - 40 C + 105 C 260 MHz 5.8 ns Tray
Lattice CPLD - komplexe programmierbare Logikbausteine PROGRAMMABLE SUPER FAST HI DENSITY PLD
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 40 Wochen
Min.: 800
Mult.: 160

LC4064V SMD/SMT TQFP-44 3.3 V 64 Macrocell 30 I/O - 40 C + 105 C 400 MHz 5 ns Tray
Lattice CPLD - komplexe programmierbare Logikbausteine PROGRAMMABLE SUPER FAST HI DENSITY PLD
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 40 Wochen
Min.: 1’800
Mult.: 360

LC4064ZC SMD/SMT CSBGA-56 1.8 V 64 Macrocell 32 I/O - 40 C + 105 C 250 MHz 5 ns Tray
Lattice CPLD - komplexe programmierbare Logikbausteine PROGRAMMABLE SUPER FAST HI DENSITY PLD
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 40 Wochen
Min.: 1’250
Mult.: 250

LC4064ZC SMD/SMT TQFP-48 1.8 V 64 Macrocell 32 I/O - 40 C + 105 C 250 MHz 5 ns Tray
Lattice CPLD - komplexe programmierbare Logikbausteine 64MC 64 I/O Ultra Low Power 1.8V
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 40 Wochen
Min.: 1’800
Mult.: 360

ispMACH 4064 SMD/SMT CSBGA-144 1.8 V 64 Macrocell 64 I/O - 40 C + 105 C 241 MHz 5.8 ns Tray
Lattice CPLD - komplexe programmierbare Logikbausteine 64MC 64 I/O Ultra Low Power 1.8V
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 40 Wochen
Min.: 450
Mult.: 90

ispMACH 4064 SMD/SMT TQFP-100 1.8 V 64 Macrocell 64 I/O - 40 C + 105 C 241 MHz 5.8 ns Tray
Lattice CPLD - komplexe programmierbare Logikbausteine 64MC 64 I/O Ultra Low Power 1.8V
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 40 Wochen
Min.: 1’800
Mult.: 360

ispMACH 4064 SMD/SMT CSBGA-144 1.8 V 64 Macrocell 64 I/O - 40 C + 105 C 241 MHz 7.5 ns Tray
Lattice CPLD - komplexe programmierbare Logikbausteine PROGRAMMABLE SUPER FAST HI DENSITY PLD
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 40 Wochen
Min.: 450
Mult.: 90

LC4128V SMD/SMT TQFP-100 3.3 V 128 Macrocell 64 I/O - 40 C + 105 C 333 MHz 5 ns Tray
Lattice CPLD - komplexe programmierbare Logikbausteine PROGRAMMABLE SUPER FAST HI DENSITY PLD
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 40 Wochen
Min.: 300
Mult.: 60

LC4128V SMD/SMT TQFP-144 3.3 V 128 Macrocell 96 I/O - 40 C + 105 C 333 MHz 5 ns Tray
Lattice CPLD - komplexe programmierbare Logikbausteine 128MC 96 I/O Low Pwr 1.8V 7.5ns
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 40 Wochen
Min.: 1’800
Mult.: 360

ispMACH 4128 SMD/SMT CSBGA-144 1.8 V 128 Macrocell 96 I/O - 40 C + 105 C 200 MHz 7.5 ns Tray
Lattice CPLD - komplexe programmierbare Logikbausteine ispJTAG 3.3V 10ns 256MC 128 I/O IND
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 40 Wochen
Min.: 450
Mult.: 90

LC4256V SMD/SMT FTBGA-256 3.3 V 256 Macrocell 160 I/O - 40 C + 105 C 322 MHz 10 ns Tray
Lattice CPLD - komplexe programmierbare Logikbausteine ispJTAG 3.3V 10ns 256MC 160 I/O IND
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 40 Wochen
Min.: 450
Mult.: 90

LC4256V SMD/SMT FTBGA-256 3.3 V 256 Macrocell 160 I/O - 40 C + 105 C 322 MHz 10 ns Tray
Lattice CPLD - komplexe programmierbare Logikbausteine ispJTAG 3.3V 5ns 256MC 128 I/O IND
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 40 Wochen
Min.: 450
Mult.: 90

LC4256V SMD/SMT FTBGA-256 3.3 V 256 Macrocell 160 I/O - 40 C + 105 C 322 MHz 5 ns Tray
Lattice CPLD - komplexe programmierbare Logikbausteine ispJTAG 3.3V 5ns 256MC 160 I/O IND
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 40 Wochen
Min.: 450
Mult.: 90

LC4256V SMD/SMT FTBGA-256 3.3 V 256 Macrocell 160 I/O - 40 C + 105 C 322 MHz 5 ns Tray