AMD / Xilinx LogiCORE™ JESD204C Core Software

Die Kernsoftware AMD LogiCORE™ IP JESD204C implementiert eine JESD204C-kompatible Schnittstelle, die Leitungsraten von 1 Gbit/s bis 32,5 Gbit/s unterstützt (die maximale Leitungsrate hängt vom Transceiver-Typ und der Geschwindigkeitsklasse des ausgewählten Bauteils ab). Der Benutzer kann den Kern JESD204C so konfigurieren, dass er entweder über eine 64B66B- oder eine 8B10B-Verbindungsschicht sendet oder empfängt. Die Kernsoftware AMD LogiCORE™ IP JESD204C ist vollständig abwärtskompatibel mit JESD204B.

Merkmale

  • Entwickelt gemäß dem Standard JEDEC® JESD204C.1
  • Unterstützt GTY-, GTYP- und GTM-Transceiver (nur NRZ) auf adaptiven AMD Versal™-SoCs
  • Unterstützt GTH- und GTY-Transceiver auf AMD UltraScale+™- und AMD UltraScale™-Bauteilen
  • Unterstützt bis zu acht Lanes pro Core und eine größere Anzahl von Lanes mit mehreren Cores
  • Unterstützt 64B66B- und 8B10B-Link-Layers
  • Unterstützt FEC-Codierung (TX) und Decodierung (RX) auf der 64B66B-Link-Layer
  • Unterstützt die Metadatenmodi CRC-12, CMD und FEC auf der 64B66B-Verbindungsschicht
  • Unterstützt Unterklassen 0 und 1 auf der 64B66B-Link-Layer und Unterklassen 0, 1 und 2 auf der 8B10B-Link-Layer
  • Stellt Funktionen der physikalischen Schicht und der Datenverbindungsschicht bereit, wenn er in Verbindung mit dem Versal Adaptive SoC Transceiver Wizard für Versal Adaptive SoCs und dem Kern JESD204_PHY für UltraScale- und UltraScale+-Bauteile verwendet wird (Hinweis: Der Versal Adaptive SoC Transceiver Wizard wird direkt vom JESD204C-Kern genutzt, sodass der JESD204_PHY nicht mehr erforderlich ist)
  • Konfigurationsschnittstelle AXI4-Lite
  • AXI4-Stream-Daten- und Befehls-Schnittstellen
  • Unterstützt die gemeinsame Nutzung von Transceivern zwischen TX- und RX-Kernen mithilfe des Kerns JESD204_PHY oder des Versal Adaptive SoC Transceiver Wizard
Veröffentlichungsdatum: 2026-06-23 | Aktualisiert: 2026-07-08