CPLD - Complex Programmable Logic Devices

CPLDs are large-scale logic devices with up to thousands of programmable logic elements, non-volatile memory, and I/O block on one chip. Connections between the logic elements on these semiconductor chips are customized by the user with software tools. CPLD architecture has a predictable timing performance and speed, offers a range of logic capabilities, and is often employed in portable, battery-operated applications. FPGAs are denser and more complex than CPLDs and are used to implement larger or more complex designs.

Learn More

Ergebnisse: 198
Auswählen Bild Teile-Nr.
 Herst.
Beschreibung Datenblatt Verfügbarkeit Preis (CHF) Ergebnisse in der Tabelle nach dem Einheitspreis bei Ihrer Menge filtern.
Menge RoHS ECAD Model Serie
Montageart
Verpackung/Gehäuse
Betriebsversorgungsspannung
Anzahl der Makrozellen
Anzahl der I/Os
Minimale Betriebstemperatur
Maximale Betriebsfrequenz
Maximale Betriebstemperatur
Verzögerungszeit - Max.
Qualifikation
Verpackung
Altera CPLD - komplexe programmierbare Logikbausteine
Datenblatt
448Auf Bestellung
Min.: 1
Mult.: 1

EPM240 SMD/SMT FBGA-100 2.5 V, 3.3 V 192 Macrocell 80 I/O 0 C 304 MHz + 70 C 4.7 ns Tray
Altera CPLD - komplexe programmierbare Logikbausteine
Datenblatt
85erwartet ab 26.08.2026
Min.: 1
Mult.: 1

EPM240 SMD/SMT FBGA-100 2.5 V, 3.3 V 192 Macrocell 80 I/O - 40 C 304 MHz + 85 C 4.7 ns Tray
Altera CPLD - komplexe programmierbare Logikbausteine
Datenblatt
248erwartet ab 29.10.2026
Min.: 1
Mult.: 1

EPM240 SMD/SMT TQFP-100 2.5 V, 3.3 V 192 Macrocell 80 I/O 0 C 304 MHz + 70 C 4.7 ns Tray
Altera CPLD - komplexe programmierbare Logikbausteine
Datenblatt
70erwartet ab 01.09.2026
Min.: 1
Mult.: 1

EPM570 SMD/SMT FBGA-256 2.5 V, 3.3 V 440 Macrocell 160 I/O - 40 C 304 MHz + 85 C 5.4 ns Tray
Altera CPLD - komplexe programmierbare Logikbausteine
Datenblatt
1’000erwartet ab 01.12.2026
Min.: 1
Mult.: 1

MAX V 5M40Z SMD/SMT QFP-64 1.8 V 32 Macrocell 54 I/O 0 C 152 MHz + 70 C 7.5 ns Tray
Microchip Technology CPLD - komplexe programmierbare Logikbausteine 64 MACROCELL w/ISP LO-PWR 3.3V-20NS
Datenblatt
Vorlaufzeit 19 Wochen
Min.: 1
Mult.: 1

ATF1504ASV/L SMD/SMT TQFP-100 3.3 V 64 Macrocell 64 I/O - 40 C 66 MHz + 85 C 20 ns Tray
Lattice CPLD - komplexe programmierbare Logikbausteine PROGRAMMABLE SUPER FAST HI DENSITY PLD
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 40 Wochen
Min.: 450
Mult.: 90

LC4128ZC SMD/SMT TQFP-100 1.8 V 128 Macrocell 64 I/O 0 C 220 MHz + 90 C 4.2 ns Tray
Lattice CPLD - komplexe programmierbare Logikbausteine PROGRAMMABLE SUPER FAST HI DENSITY PLD
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 40 Wochen
Min.: 300
Mult.: 60

LC4256V SMD/SMT TQFP-144 3.3 V 256 Macrocell 96 I/O - 40 C 322 MHz + 130 C 7.5 ns Tray
Lattice CPLD - komplexe programmierbare Logikbausteine PROGRAMMABLE SUPER FAST HI DENSITY PLD
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 40 Wochen
Min.: 1
Mult.: 1

LC4256ZC SMD/SMT TQFP-100 1.8 V 256 Macrocell 64 I/O 0 C 200 MHz + 90 C 4.5 ns Tray
Lattice CPLD - komplexe programmierbare Logikbausteine PROGRAMMABLE SUPER FAST HI DENSITY PLD
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 40 Wochen
Min.: 200
Mult.: 40

LC4512V SMD/SMT TQFP-176 3.3 V 512 Macrocell 128 I/O 0 C 322 MHz + 90 C 3.5 ns Tray
Lattice CPLD - komplexe programmierbare Logikbausteine 400MHZ 512 Macrocell 3.3 V 7.5 tPD
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 40 Wochen
Min.: 1
Mult.: 1

LC4512V SMD/SMT TQFP-176 3.3 V 512 Macrocell 128 I/O 0 C 322 MHz + 90 C 7.5 ns Tray
Lattice CPLD - komplexe programmierbare Logikbausteine Auto Grade (AEC-Q100 ) ispMACH4128V
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 40 Wochen
Min.: 450
Mult.: 90

LA4128V-75TN SMD/SMT TQFP-100 3.3 V 128 Macrocell 64 I/O - 40 C 168 MHz + 125 C 7.5 ns AEC-Q100 Tray
Lattice CPLD - komplexe programmierbare Logikbausteine PROGRAMMABLE SUPER FAST HI DENSITY PLD
Datenblatt
Vorlaufzeit 40 Wochen
Min.: 1
Mult.: 1

LC4032V SMD/SMT TQFP-48 3.3 V 32 Macrocell 32 I/O 0 C 400 MHz + 90 C 2.5 ns Tray
Lattice CPLD - komplexe programmierbare Logikbausteine 32MC 32 I/O LOW PWR 1.8V 5.8ns
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 40 Wochen
Min.: 2’450
Mult.: 490

ispMACH 4032 SMD/SMT CSBGA-64 1.8 V 32 Macrocell 32 I/O 0 C 260 MHz + 90 C 5.8 ns Tray
Lattice CPLD - komplexe programmierbare Logikbausteine 64MC 48 I/O Low Pwr 1.8V 5.8NS
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 40 Wochen
Min.: 2’450
Mult.: 490

ispMACH 4064 SMD/SMT CSBGA-64 1.8 V 64 Macrocell 48 I/O 0 C 241 MHz + 90 C 5.8 ns Tray
Lattice CPLD - komplexe programmierbare Logikbausteine 64MC 32 I/O Low Pwr 1.8V 5.8NS
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 40 Wochen
Min.: 1
Mult.: 1

ispMACH 4064 SMD/SMT TQFP-48 1.8 V 64 Macrocell 32 I/O 0 C 241 MHz + 90 C 5.8 ns Tray
Lattice CPLD - komplexe programmierbare Logikbausteine 64MC 64 I/O Ultra Low Power 1.8V
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 40 Wochen
Min.: 1’800
Mult.: 360

ispMACH 4064 SMD/SMT CSBGA-144 1.8 V 64 Macrocell 64 I/O - 40 C 241 MHz + 105 C 7.5 ns Tray
Lattice CPLD - komplexe programmierbare Logikbausteine 64MC 64 I/O Ultra Low Power 1.8V
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 40 Wochen
Min.: 1’800
Mult.: 360

ispMACH 4064 SMD/SMT CSBGA-144 1.8 V 64 Macrocell 64 I/O 0 C 241 MHz + 90 C 7.5 ns Tray
Lattice CPLD - komplexe programmierbare Logikbausteine 64MC 48 I/O Low Pwr 1.8V 7.5NS
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 40 Wochen
Min.: 2’450
Mult.: 490

ispMACH 4064 SMD/SMT CSBGA-64 1.8 V 64 Macrocell 48 I/O 0 C 241 MHz + 90 C 7.5 ns Tray
Lattice CPLD - komplexe programmierbare Logikbausteine 128MC 96 I/O Low Pwr 1.8V 7.5ns
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 40 Wochen
Min.: 1’800
Mult.: 360

ispMACH 4128 SMD/SMT CSBGA-144 1.8 V 128 Macrocell 96 I/O - 40 C 200 MHz + 105 C 7.5 ns Tray
Lattice CPLD - komplexe programmierbare Logikbausteine 128MC 96I/O 1.8V 7.5ns Ultra-Lo Power
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 40 Wochen
Min.: 1
Mult.: 1

ispMACH 4128 SMD/SMT TQFP-144 1.8 V 128 Macrocell 96 I/O 0 C 200 MHz + 90 C 7.5 ns Tray
Lattice CPLD - komplexe programmierbare Logikbausteine PROGRAMMABLE SUPER FAST HI DENSITY PLD
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 40 Wochen
Min.: 1
Mult.: 1

LC4256V SMD/SMT TQFP-144 3.3 V 256 Macrocell 96 I/O 0 C 322 MHz + 90 C 5 ns Tray
Lattice CPLD - komplexe programmierbare Logikbausteine 64 I/O ULT LW PWR 256MC 1.8V 5.8NS
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 40 Wochen
Min.: 450
Mult.: 90

ispMACH 4256 SMD/SMT TQFP-100 1.8 V 256 Macrocell 64 I/O 0 C 200 MHz + 90 C 5.8 ns Tray
Lattice CPLD - komplexe programmierbare Logikbausteine 256MC 108 I/O Lw Pwr 1.8V 7.5ns
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 40 Wochen
Min.: 1’800
Mult.: 360

ispMACH 4256 SMD/SMT CSBGA-144 1.8 V 256 Macrocell 108 I/O - 40 C 200 MHz + 105 C 7.5 ns Tray
Altera CPLD - komplexe programmierbare Logikbausteine
Datenblatt
600erwartet ab 17.12.2026
Min.: 1
Mult.: 1

MAX V 5M570Z SMD/SMT TQFP-144 1.8 V 980 Macrocell 114 I/O 0 C 304 MHz + 70 C 6.2 ns Tray