CPLD - komplexe programmierbare Logikbausteine

Ergebnisse: 479
Auswählen Bild Teile-Nr.
 Herst.
Beschreibung Datenblatt Verfügbarkeit Preis (CHF) Ergebnisse in der Tabelle nach dem Einheitspreis bei Ihrer Menge filtern.
Menge RoHS ECAD Model Serie
Montageart
Verpackung/Gehäuse
Betriebsversorgungsspannung
Anzahl der Makrozellen
Anzahl der I/Os
Minimale Betriebstemperatur
Maximale Betriebstemperatur
Maximale Betriebsfrequenz
Verzögerungszeit - Max.
Qualifikation
Verpackung
Altera CPLD - komplexe programmierbare Logikbausteine
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 39 Wochen
Min.: 429
Mult.: 429

EPM570 SMD/SMT BGA-100 2.5 V, 3.3 V 440 Macrocell 76 I/O 0 C + 70 C 304 MHz 5.4 ns Tray
Altera CPLD - komplexe programmierbare Logikbausteine
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 39 Wochen
Min.: 429
Mult.: 429

EPM570 SMD/SMT BGA-100 2.5 V, 3.3 V 440 Macrocell 76 I/O 0 C + 70 C 304 MHz 5.4 ns Tray
Altera CPLD - komplexe programmierbare Logikbausteine
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 39 Wochen
Min.: 429
Mult.: 429

EPM570 SMD/SMT BGA-100 2.5 V, 3.3 V 440 Macrocell 76 I/O - 40 C + 85 C 304 MHz 5.4 ns Tray
Altera CPLD - komplexe programmierbare Logikbausteine
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 39 Wochen
Min.: 176
Mult.: 176

EPM570 SMD/SMT BGA-256 2.5 V, 3.3 V 440 Macrocell 160 I/O 0 C + 70 C 304 MHz 5.4 ns Tray
Altera CPLD - komplexe programmierbare Logikbausteine
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 39 Wochen
Min.: 176
Mult.: 176

EPM570 SMD/SMT BGA-256 2.5 V, 3.3 V 440 Macrocell 160 I/O 0 C + 70 C 304 MHz 5.4 ns Tray
Altera CPLD - komplexe programmierbare Logikbausteine
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 39 Wochen
Min.: 176
Mult.: 176

EPM570 SMD/SMT BGA-256 2.5 V, 3.3 V 440 Macrocell 160 I/O - 40 C + 85 C 304 MHz 5.4 ns Tray
Altera CPLD - komplexe programmierbare Logikbausteine
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 39 Wochen
Min.: 1
Mult.: 1

EPM570 SMD/SMT TQFP-100 2.5 V, 3.3 V 440 Macrocell 76 I/O 0 C + 70 C 304 MHz 5.4 ns Tray
Altera CPLD - komplexe programmierbare Logikbausteine
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 39 Wochen
Min.: 180
Mult.: 60

EPM570 SMD/SMT TQFP-144 2.5 V, 3.3 V 440 Macrocell 116 I/O - 40 C + 125 C 304 MHz 5.4 ns AEC-Q100 Tray
Altera CPLD - komplexe programmierbare Logikbausteine
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 39 Wochen
Min.: 180
Mult.: 60

EPM570 SMD/SMT TQFP-144 2.5 V, 3.3 V 440 Macrocell 116 I/O 0 C + 70 C 304 MHz 5.4 ns Tray
Altera CPLD - komplexe programmierbare Logikbausteine
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 39 Wochen
Min.: 429
Mult.: 429

EPM570Z SMD/SMT BGA-100 1.8 V 440 Macrocell 76 I/O 0 C + 70 C 152 MHz 9 ns Tray
Altera CPLD - komplexe programmierbare Logikbausteine
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 39 Wochen
Min.: 1
Mult.: 1

EPM570Z SMD/SMT BGA-100 1.8 V 440 Macrocell 76 I/O 0 C + 70 C 152 MHz 9 ns Tray
Altera CPLD - komplexe programmierbare Logikbausteine
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 39 Wochen
Min.: 416
Mult.: 416

EPM570Z SMD/SMT BGA-144 1.8 V 440 Macrocell 116 I/O 0 C + 70 C 152 MHz 9 ns Tray
Altera CPLD - komplexe programmierbare Logikbausteine
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 39 Wochen
Min.: 416
Mult.: 416

EPM570Z SMD/SMT BGA-144 1.8 V 440 Macrocell 116 I/O 0 C + 70 C 152 MHz 9 ns Tray
Altera CPLD - komplexe programmierbare Logikbausteine
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 39 Wochen
Min.: 416
Mult.: 416

EPM570Z SMD/SMT BGA-144 1.8 V 440 Macrocell 116 I/O - 40 C + 85 C 152 MHz 9 ns Tray
Altera CPLD - komplexe programmierbare Logikbausteine
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 39 Wochen
Min.: 176
Mult.: 176

EPM570Z SMD/SMT BGA-256 1.8 V 440 Macrocell 160 I/O 0 C + 70 C 152 MHz 9 ns Tray
Altera CPLD - komplexe programmierbare Logikbausteine
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 39 Wochen
Min.: 176
Mult.: 176

EPM570Z SMD/SMT BGA-256 1.8 V 440 Macrocell 160 I/O 0 C + 70 C 152 MHz 9 ns Tray
Altera CPLD - komplexe programmierbare Logikbausteine
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 39 Wochen
Min.: 176
Mult.: 176

EPM570Z SMD/SMT BGA-256 1.8 V 440 Macrocell 160 I/O - 40 C + 85 C 152 MHz 9 ns Tray
Lattice CPLD - komplexe programmierbare Logikbausteine 64MC 48 I/O Ultr Low Pwr 1.8V 4.7ns
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 40 Wochen
Min.: 4’900
Mult.: 490

LC4064ZE-4UMN SMD/SMT UCBGA-64 1.8 V 64 Macrocell 48 I/O 0 C + 90 C 241 MHz 4.7 ns Tray
Lattice CPLD - komplexe programmierbare Logikbausteine 64MC 48 I/O Ultra Low Pwr 1.8V 5.8ns
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 40 Wochen
Min.: 4’900
Mult.: 490

ispMACH 4064 SMD/SMT UCBGA-64 1.8 V 64 Macrocell 48 I/O 0 C + 90 C 241 MHz 5.8 ns Tray
Lattice CPLD - komplexe programmierbare Logikbausteine 64MC 48 I/O Ultr Low Pwr 1.8V 5.8ns IND
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 40 Wochen
Min.: 4’900
Mult.: 490

ispMACH 4064 SMD/SMT UCBGA-64 1.8 V 64 Macrocell 48 I/O - 40 C + 105 C 241 MHz 5.8 ns Tray
Lattice CPLD - komplexe programmierbare Logikbausteine 64MC 48 I/O Ultra Low Pwr 1.8V 5.8ns
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 40 Wochen
Min.: 4’900
Mult.: 490

ispMACH 4064 SMD/SMT UCBGA-64 1.8 V 64 Macrocell 48 I/O 0 C + 90 C 241 MHz 7.5 ns Tray
Lattice CPLD - komplexe programmierbare Logikbausteine 64MC 48 I/O Ultr Low Pwr 1.8V 7.5ns IND
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 40 Wochen
Min.: 4’900
Mult.: 490

ispMACH 4064 SMD/SMT UCBGA-64 1.8 V 64 Macrocell 48 I/O - 40 C + 105 C 241 MHz 7.5 ns Tray
Lattice CPLD - komplexe programmierbare Logikbausteine 128MC 96 I/O Ultr Lw Pwr 1.8V 5.8ns
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 40 Wochen
Min.: 3’600
Mult.: 360

ispMACH 4128 SMD/SMT UCBGA-132 1.8 V 128 Macrocell 96 I/O 0 C + 90 C 200 MHz 5.8 ns Tray
Lattice CPLD - komplexe programmierbare Logikbausteine 128MC 96 I/O Ultra Low Pwr 1.8V 7.5ns
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 40 Wochen
Min.: 3’600
Mult.: 360

ispMACH 4128 SMD/SMT UCBGA-132 1.8 V 128 Macrocell 96 I/O 0 C + 90 C 200 MHz 7.5 ns Tray
Lattice CPLD - komplexe programmierbare Logikbausteine 128MC 96 I/O Ultr Lw Pwr 1.8V 7.5ns IND
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 40 Wochen
Min.: 3’600
Mult.: 360

ispMACH 4128 SMD/SMT UCBGA-132 1.8 V 128 Macrocell 96 I/O - 40 C + 105 C 200 MHz 7.5 ns Tray