programmer CPLD - komplexe programmierbare Logikbausteine

Ergebnisse: 575
Auswählen Bild Teile-Nr.
 Herst.
Beschreibung Datenblatt Verfügbarkeit Preis (CHF) Ergebnisse in der Tabelle nach dem Einheitspreis bei Ihrer Menge filtern.
Menge RoHS ECAD Model Serie
Montageart
Verpackung/Gehäuse
Betriebsversorgungsspannung
Anzahl der Makrozellen
Anzahl der I/Os
Minimale Betriebstemperatur
Maximale Betriebstemperatur
Maximale Betriebsfrequenz
Verzögerungszeit - Max.
Qualifikation
Verpackung
Lattice CPLD - komplexe programmierbare Logikbausteine PROGRAMMABLE SUPER FAST HI DENSITY PLD
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 40 Wochen
Min.: 1’800
Mult.: 360

LC4256ZC SMD/SMT CSBGA-132 1.8 V 256 Macrocell 96 I/O 0 C + 90 C 200 MHz 7.5 ns Tray
Altera CPLD - komplexe programmierbare Logikbausteine
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 39 Wochen
Min.: 1
Mult.: 1

MAX V 5M160Z SMD/SMT BGA-100 1.8 V 128 Macrocell 79 I/O - 40 C + 85 C 152 MHz 7.5 ns Tray
Altera CPLD - komplexe programmierbare Logikbausteine
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 39 Wochen
Min.: 429
Mult.: 429

MAX V 5M240Z SMD/SMT BGA-100 1.8 V 192 Macrocell 79 I/O 0 C + 70 C 152 MHz 7.5 ns Tray
Altera CPLD - komplexe programmierbare Logikbausteine
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 39 Wochen
Min.: 640
Mult.: 640

MAX V 5M240Z SMD/SMT BGA-68 1.8 V 192 Macrocell 52 I/O 0 C + 70 C 152 MHz 7.5 ns Tray
Altera CPLD - komplexe programmierbare Logikbausteine
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 39 Wochen
Min.: 176
Mult.: 176

EPM570 SMD/SMT BGA-256 2.5 V, 3.3 V 440 Macrocell 160 I/O - 40 C + 85 C 304 MHz 5.4 ns Tray
Altera CPLD - komplexe programmierbare Logikbausteine
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 39 Wochen
Min.: 528
Mult.: 528

EPM570 SMD/SMT BGA-256 1.8 V 440 Macrocell 160 I/O 0 C + 70 C 304 MHz 5.4 ns Tray
Altera CPLD - komplexe programmierbare Logikbausteine
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 39 Wochen
Min.: 429
Mult.: 429

EPM240Z SMD/SMT BGA-100 1.8 V 192 Macrocell 80 I/O 0 C + 70 C 152 MHz 7.5 ns Tray
Altera CPLD - komplexe programmierbare Logikbausteine
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 39 Wochen
Min.: 1
Mult.: 1

MAX V 5M80Z SMD/SMT MBGA-64 1.8 V 64 Macrocell 79 I/O 0 C + 85 C 152 MHz 7.5 ns Tray
Lattice CPLD - komplexe programmierbare Logikbausteine Auto Grade (AEC-Q100 ) ispMACH4128V
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 40 Wochen
Min.: 300
Mult.: 60

LA4128V-75TN SMD/SMT TQFP-144 3.3 V 128 Macrocell 96 I/O - 40 C + 125 C 168 MHz 7.5 ns AEC-Q100 Tray
Altera CPLD - komplexe programmierbare Logikbausteine
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 39 Wochen
Min.: 1
Mult.: 1

EPM570Z SMD/SMT BGA-100 1.8 V 440 Macrocell 76 I/O 0 C + 70 C 152 MHz 9 ns Tray
Lattice CPLD - komplexe programmierbare Logikbausteine Auto Grade (AEC-Q100 ) ispMACH4128V
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 40 Wochen
Min.: 450
Mult.: 90

LA4128V-75TN SMD/SMT TQFP-128 3.3 V 128 Macrocell 92 I/O - 40 C + 125 C 168 MHz 7.5 ns AEC-Q100 Tray
Altera CPLD - komplexe programmierbare Logikbausteine
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 39 Wochen
Min.: 176
Mult.: 176

EPM570 SMD/SMT BGA-256 2.5 V, 3.3 V 440 Macrocell 160 I/O 0 C + 70 C 304 MHz 5.4 ns Tray
Altera CPLD - komplexe programmierbare Logikbausteine
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 39 Wochen
Min.: 1
Mult.: 1

EPM570 SMD/SMT FBGA-100 1.8 V 440 Macrocell 76 I/O - 40 C + 85 C 304 MHz 5.4 ns Tray
Altera CPLD - komplexe programmierbare Logikbausteine
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 39 Wochen
Min.: 490
Mult.: 490

MAX V 5M80Z SMD/SMT BGA-64 1.8 V 64 Macrocell 30 I/O 0 C + 70 C 152 MHz 7.5 ns Tray
Altera CPLD - komplexe programmierbare Logikbausteine
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 39 Wochen
Min.: 176
Mult.: 176

EPM1270 SMD/SMT BGA-256 1.8 V 980 Macrocell 212 I/O 0 C + 70 C 304 MHz 6.2 ns Tray
Altera CPLD - komplexe programmierbare Logikbausteine
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 39 Wochen
Min.: 84
Mult.: 84

EPM2210 SMD/SMT FBGA-324 2.5 V, 3.3 V 1700 Macrocell 272 I/O 0 C + 70 C 304 MHz 7 ns Tray
Microchip Technology CPLD - komplexe programmierbare Logikbausteine 750 GATE EPLD 15NS
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 11 Wochen
Min.: 42
Mult.: 42
Nein
ATF750C SMD/SMT CLCC-28 5 V 10 Macrocell 10 I/O - 55 C + 125 C 71 MHz 15 ns Tube
Altera CPLD - komplexe programmierbare Logikbausteine
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 39 Wochen
Min.: 180
Mult.: 60

EPM570 SMD/SMT TQFP-144 2.5 V, 3.3 V 440 Macrocell 116 I/O - 40 C + 125 C 304 MHz 5.4 ns AEC-Q100 Tray
Altera CPLD - komplexe programmierbare Logikbausteine
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 39 Wochen
Min.: 90
Mult.: 90

EPM2210 SMD/SMT FBGA-256 2.5 V, 3.3 V 1700 Macrocell 204 I/O - 40 C + 125 C 304 MHz 7 ns AEC-Q100 Tray
Altera CPLD - komplexe programmierbare Logikbausteine
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 39 Wochen
Min.: 640
Mult.: 640

MAX V 5M160Z SMD/SMT BGA-68 1.8 V 128 Macrocell 52 I/O 0 C + 70 C 152 MHz 7.5 ns Tray
Lattice CPLD - komplexe programmierbare Logikbausteine Auto Grade (AEC-Q100 ) ispMACH4064Z
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 40 Wochen
Min.: 1’250
Mult.: 250

LA4064ZC-75TN SMD/SMT TQFP-48 1.8 V 64 Macrocell 32 I/O - 40 C + 125 C 168 MHz 7.5 ns AEC-Q100 Tray
Lattice CPLD - komplexe programmierbare Logikbausteine Auto Grade (AEC-Q100 ) ispMACH4128V
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 40 Wochen
Min.: 450
Mult.: 90

LA4128V-75TN SMD/SMT TQFP-100 3.3 V 128 Macrocell 64 I/O - 40 C + 125 C 168 MHz 7.5 ns AEC-Q100 Tray
Altera CPLD - komplexe programmierbare Logikbausteine
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 39 Wochen
Min.: 180
Mult.: 60

EPM570 SMD/SMT TQFP-144 1.8 V 440 Macrocell 116 I/O 0 C + 70 C 304 MHz 5.4 ns Tray
Altera CPLD - komplexe programmierbare Logikbausteine
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 39 Wochen
Min.: 180
Mult.: 60

EPM570 SMD/SMT TQFP-144 1.8 V 440 Macrocell 116 I/O 0 C + 70 C 304 MHz 5.4 ns Tray
Altera CPLD - komplexe programmierbare Logikbausteine
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 39 Wochen
Min.: 429
Mult.: 429

EPM570 SMD/SMT BGA-100 2.5 V, 3.3 V 440 Macrocell 76 I/O 0 C + 70 C 304 MHz 5.4 ns Tray