Analog Devices Inc. HMC7043 Taktpuffer
Die leistungsstarken Taktpuffer HMC7043 von Analog Devices verwalten die Verteilung von extrem niedrigen Phasenlärmreferenzen in Hochgeschwindigkeits-Datenwandlern, die konfiguriert wurden, um parallele oder serielle (JESD204B) Schnittstellen zu verwenden. Die HMC7043 3,2GHz-Taktpuffer wurden für LTE- und GSM-Mehrträger-Basisstationen entwickelt und umfassen ein breites Spektrum an Verteilungs- und Taktmanagementfunktionen. Diese Funktionen vereinfachen die Baumgestaltungen von Basisband- und Funkkartentakten. Mit 14 geräuscharmen und konfigurierbaren Ausgängen bieten die HMC7043 Taktpuffer Flexibilität beim Verbinden der FPGA- und ADC/DAC-Komponenten in Basis-Transceiver-Stationssystemen (BTS). Jeder der 14 Kanäle verfügt über ein unabhängiges und flexibles Phasenmanagement. Die HF-SYNC-Funktion synchronisiert deterministisch mehrere HMC7043 Taktpuffer. Dieser Vorgang vereinfacht die Rahmenausrichtung zwischen den Komponenten und stellt sicher, dass alle Taktausgänge mit der gleichen Flanke beginnen. SPI-programmierbare Strom-/Leistungsanpassungen gewährleisten ein ordnungsgemäßes Einrichten und ordnungsgemäße Haltezeiten für die Datenwandler. Die HMC7043 Geräte erreichen eine Jitter-Leistung <15fs rms bei 2457,6MHz, um den Rauschabstand und den dynamischen Bereich eines leistungsstarken Datenwandlers zu verbessern. Die Geräte verfügen außerdem über ein sehr geringes Grundrauschen von −155,2dBc/Hz bei 983MHz, um Frac-N LO-Signale mit ausgezeichneter Scheinleistung zu verteilen.
With 14 low-noise and configurable outputs, the HMC7043 clock buffers provide flexibility in interfacing the FPGA and ADC/DAC components in base transceiver station (BTS) systems. Each of the 14 channels features independent, flexible phase management. The RF SYNC feature deterministically synchronizes multiple HMC7043 clock buffers. This operation simplifies frame alignment between the components and ensures that all clock outputs start with the same edge. SPI-programmable power/performance adjustment ensures proper setup and holds times for the data converters.
The HMC7043 devices achieve <15fs rms jitter performance at 2457.6MHz to improve a high-speed data converter’s signal-to-noise ratio and dynamic range. The devices also have a very low noise floor of −155.2dBc/Hz at 983MHz to distribute frac-N LO signals with excellent spurious performance.
Merkmale
- JEDEC JESD204B support
- Low additive jitter: <15fs rms at 2457.6MHz (12kHz to 20MHz)
- Very low noise floor: −155.2dBc/Hz at 983.04MHz
- Up to 14 LVDS, LVPECL, or CML type device clocks (DCLKs)
- Maximum CLKOUTx/CLKOUTx and SCLKOUTx/SCLKOUTx frequency of 3200MHz
- JESD204B-compatible system reference (SYSREF) pulses
- 25ps analog and ½ clock input cycle digital delay
- Independently programmable on each of 14 clock output channels
- SPI-programmable adjustable noise floor vs. power consumption
SYSREF valid interrupt to simplify JESD204B synchronization - Supports deterministic synchronization of multiple HMC7043 devices
- RFSYNCIN pin or SPI-controlled SYNC trigger for output synchronization of JESD204B
- GPIO alarm/status indicator to determine system health
- Clock input to support up to 6GHz
- 48-lead, 7mm × 7mm LFCSP package
Applikationen
- JESD204B clock generation
- Cellular infrastructure (multicarrier GSM, LTE, W-CDMA)
- Data converter clocking
- Phase array reference distribution
- Microwave baseband cards
Block Diagram
Application Note
Learn More
Evaluation Kit
Analog Devices Inc. EK1HMC7043LP7 Test-Kit
Kompakte und bedienerfreundliche Plattform zur Auswertung der Funktionen der HMC7043 Taktpuffer