Analog Devices Inc. AD9699 14-Bit 3GSPS Analog-Digital-Wandler

Der ADC-Kern bietet eine mehrstufige differentielle Pipeline-Architektur mit integrierter Fehlerkorrekturlogik am Ausgang. Der ADC verfügt über Eingänge mit einer hohen Bandbreite und unterstützt eine Vielzahl von frei wählbaren Eingangsbereichen. Eine integrierte Spannungsreferenz erleichtert Designüberlegungen. Die analogen Eingangs- und Taktsignale sind differentielle Eingänge. Die ADC-Datenausgänge sind intern über einen Kreuzschienenmultiplexer (mux) mit vier digitalen Abwärtswandlern (DDCs) verbunden. Jeder DDC besteht aus bis zu fünf kaskadierten Signalverarbeitungsstufen: einem 48-Bit-Frequenzumsetzer (numerisch gesteuerter Oszillator (NCO)) und bis zu vier Halbband-Dezimationsfiltern. Der NCO kann voreingestellte Bänder über die GPIO-Pins (GPIO = General Purpose Input/Output) auswählen, wodurch die Auswahl von bis zu drei Bändern möglich ist. Der Betrieb des AD9699 zwischen den DDC-Modi ist über ein über die serielle Peripherieschnittstelle (SPI) programmierbares Profil wählbar.

Zusätzlich zu den DDC-Blöcken verfügt der AD9699 über mehrere Funktionen, die die automatische Verstärkungsregelung (AGC) in einem Kommunikationsempfänger vereinfachen. Der programmierbare Schwellenwertdetektor ermöglicht die Überwachung der eingehenden Signalleistung mit Hilfe der Fast-Detect-Steuerbits im Register 0x0245 des ADC. Wenn der Eingangssignalpegel den programmierbaren Schwellenwert überschreitet, wird die Schnellerkennungsanzeige aktiviert. Da dieser Schwellenwertindikator eine geringe Latenzzeit hat, kann der Benutzer die Systemverstärkung schnell herabsetzen, um eine Bereichsüberschreitung am ADC-Eingang zu vermeiden. Zusätzlich zu den Fast-Detect-Ausgängen bietet das AD9699 auch die Möglichkeit der Signalüberwachung. Der Signalüberwachungsblock liefert zusätzliche Informationen über das Signal, das vom ADC digitalisiert wird.

Der Benutzer kann den auf JESD204B basierenden seriellen Hochgeschwindigkeitsausgang der Subklasse 1 in verschiedenen Konfigurationen mit einer, zwei, vier oder acht Lanes konfigurieren, je nach DDC-Konfiguration der zulässigen Lane-Rate des empfangenden Logikbauteils. Die Multi-Device-Synchronisation wird über die SYSREF±- und SYNCINB±-Eingangs-Pins unterstützt. Der AD9699 verfügt über flexible Power-Down-Optionen, die auf Wunsch erhebliche Energieeinsparungen ermöglichen. Alle diese Funktionen können über ein 3-Draht-SPI programmiert werden. Der AD9699 von Analog Devices Inc. ist in einem Pb-freien, 12 mm × 12 mm, 196-Ball BGA erhältlich und ist für den Umgebungstemperaturbereich von -40 °C bis +85 °C spezifiziert.