Analog Devices Inc. ADIN1101 Stromsparende 10BASE-T1L PHY-Transceiver
Analog Devices ADIN1101 Stromsparende 10BASE-T1L PHY-Transceiver sind Bauteile mit einem Einzelanschluss, die für industrielle Ethernet-Applikationen konzipiert und mit dem IEEE ® 802.3cg-2019™ Ethernet-Standard für das Single-Pair-Ethernet (SPE) von 10 MBit/s mit großer Reichweite kompatibel sind. Der ADIN1101 integriert einen Ethernet-Physical-Layer-Core (PHY) mit allen dazugehörigen analogen Schaltungen, Eingangs-/Ausgangstaktpufferung, Steuerregister der Verwaltungsschnittstelle und den Subsystem-Registern sowie der MAC-Schnittstelle und derLogikschaltung zur Verwaltung des Resets, der Taktsteuerung und der Pin-Konfiguration. Der ADIN1101 unterstützt eine Kabellänge von bis zu 1.700 Metern bei aktivierter Autonegotiation und einem extrem niedrigen Stromverbrauch von 39 mW.
Der PHY-Core unterstützt die Betriebsmodi von sowohl 1,0 Vp-p als auch 2,4 Vp-p, wie im IEEE 802.3 cg Standard spezifiziert. Er kann mit einer einzigen Spannungsversorgung von entweder 1,8 V oder 3,3 V betrieben werden, wobei die 1,8-V-Option das Sendepegel von 1,0 Vp-p ermöglicht. Zur Verbesserung der Systemzuverlässigkeit enthält der ADIN1101 eine integrierte Spannungsüberwachung und eine Power-On Reset(POR)-Schaltung.
Die Kommunikation zwischen einem Hostprozessor oder MAC und dem ADIN1101 von Analog Devices wird über eine 2-Draht-MDIO-Schnittstelle abgewickelt, die Zugriff auf die Steuer- und Statusregister des PHY-Cores bietet. Diese Schnittstelle ist sowohl mit Klausel 22 als auch mit Klausel 45 des IEEE 802.3 Standards kompatibel.
Merkmale
- 10BASE-T1L IEEE 802.3cg-2019 Standard kompatibel
- Das Kabel erreicht eine Länge von bis zu 1.700 m bei 1,0 Vp-p und 2,4 Vp-p
- Unterstützt Sendepegel von 1,0 Vp-p und 2,4 Vp-p
- MDI Polaritätserkennung und -korrektur
- Geringer Stromverbrauch von 45 mW
- Diagnosefunktionen
- Kabeldefekterkennung mit TDR
- Rahmengenerator und -prüfer
- Link-Qualitätsanzeige mit MSE
- Rahmengenerator und Prüfer
- Mehrere Loopback-Modi
- Unterstützung von IEEE-Prüfmodus
- MAC-Schnittstellen: MII, RMII und RGMII
- MDIO-Verwaltungsschnittstelle
- Nicht verwaltete Konfiguration unter Verwendung von Pin-Strapping
- 2-pin-MDI
- Interne Endenabschlusswiderstände und Hybrid
- 25-MHz-Kristall oder externer Taktgeber (50 MHz für RMII)
- Einzelne oder doppelte Versorgung mit 1,8 V oder Betrieb von 3,3 V
- MAC-Schnittstelle-VDDIO-Versorgung: 3,3 V, 2,5 V oder 1,8 V
- Integrierte Stromversorgungsüberwachung und POR
- EMC-Prüfstandards
- IEC 61000-4-4 EFT (±4 kV)
- IEC 61000-4-2 ESD (±4 kV Kontaktentladung)
- IEC 61000-4-2 ESD (±8 kV Luftentladung)
- IEC 61000-4-5 Stoß (±4 kV)
- IEC 61000-4-6 Leitungsgebundene Immunität (10V/m)
- IEC 61000-4-3 Störfestigkeit (Klasse A)
- EN 55032 abgestrahlte Emissionen (Klasse B)
- Kleines 32-Pin-LFCSP-Gehäuse von 5 mm × 5 mm
- Temperaturbereiche
- Industriebereich: -40 °C bis +85 °C
- -40 °C auf +105 °C erweitert
Applikationen
- Prozesssteuerung
- Fabrikautomatisierung
- Gebäudeautomation
- Feldinstrumente und Schalter
Technische Daten
- Ausgangsantriebs-Strombereich: 4 mA bis 8 mA
- Taktungen
- Außen-Kristall (XTAL)
- Typische Frequenz von 25 MHz
- Frequenztoleranz von ±30 ppm
- Typische Antriebsebene von<200>
- Maximaler äquivalenter Serienwiderstand (ESR) von 60 Ω
- Typische Eingangskapazität von 1,5 pF
- Maximale Lastkapazität von 18 pF, 10 pF (typisch)
- Maximale Anlaufzeit: 2 ms
- Taktgebereingang (CLK_IN)
- Typische Eingangsfrequenz: 25 MHz oder 50 MHz
- Eingangsspannungsbereich: 0,8 Vp-p bis 2,5 Vp-p
- Eingangs-Taktverhältnis: 45 % bis 55 %
- Antriebspunktwiderstand: 6 kΩ (typisch)
- Antriebspunktkapazität: 3 pF (typisch)
- Maximale Jitter-Toleranz (RMS): 40 ps
- CLK25_REF Taktausgang
- Typische Frequenz von 25 MHz
- Taktverhältnis von 45 % bis 55 %
- Maximale Langzeit-Jitter-Toleranz (RMS): 40 ps
- Außen-Kristall (XTAL)
- Timing und Latenz
- Typische Sendeverzögerung von <1,8 µs="">
- Empfängerlatenz (32-Bit-Zeiten): <3,2>
- Typische Gesamtverzögerung von ≤5 µs
- Einschalt-Timing
- Maximale Anlaufzeit der Stromversorgung: 40 ms
- Mindestzeitintervall bis zum internen Power-Good-Bereich: 20 ms bis 43 ms
- Verriegelungzeit der Hardwarekonfiguration: 6 µs bis 14 µs
- Maximale Verwaltungsschnittstelle aktiv: 50 ms
- Leistungsanforderungen
- Versorgungsspannungsbereich: 1,71 V bis 3,46 V
- Sendepegel (Einzelversorgung): 1,0 Vp-p
- Typischer Versorgungsstrom von 25 mA
- Stromverbrauch von 45 mW mit 100 % Datendurchsatz bei voller Aktivität; 11 mW im Software-Power-Down-Modus
- Sendepegel (Einzelversorgung): 2,4 Vp-p
- Typischer Versorgungsstrom von 33 mA
- Stromverbrauch von 109 mW mit 100 % Datendurchsatz bei voller Aktivität; 22 mW im Software-Power-Down-Modus
- Sendepegel (Doppelversorgung): 2,4 Vp-p
- Versorgungsstrombereich (typisch): 15 mA bis 16,5 mA
- 81 mW Stromverbrauch mit 100 % Datendurchsatz bei voller Aktivität; 11 mW im Software-Power-Down-Modus
- Timing der Verwaltungsschnittstelle
- Mindest-MDC-Periode von 400 ns
- Mindest-MDC-High-Zeit von 100 ns
- Mindest-MDC-Low-Zeit von 100 ns
- Maximale MDC-Anstiegs-/Abfallzeit von 5 ns
- Mindest-MDIO-Signaleinstellungszeit zum MDC von 10 ns
- Mindest-MDIO-Signalhaltezeit zum MDC: 10 ns
- Maximale MDIO-Verzögerungszeit zum MDC: 300 ns
Funktionales Blockdiagramm
Veröffentlichungsdatum: 2025-09-10
| Aktualisiert: 2025-09-16