Infineon Technologies CYT2B7 TRAVEO™ T2G 32-Bit Automotive-MCUs

Infineon Technologies CYT2B7 TRAVEO™ T2G 32-Bit-Automotive-MCUs sind für die Fahrzeugkarosserieelektronik mit einer in einem ARM® Cortex®-M4F integrierten Rechenleistung und Netzwerkkonnektivität, konzipiert. Diese MCUs sind für Fahrzeugkarosserieapplikationen, wie z. B. Bordnetzsteuergeräte, HVAC und Beleuchtung, konzipiert. Die TRAVEO-Bauteile von Infineon verfügen über fortschrittliche Sicherheitsfunktionen mit der Einführung eines HSM (Hardware-Sicherheitsmodul), eines dedizierten Cortex®-M0+ für die sichere Verarbeitung und eines Embedded-Flash-Speichers im Dual-Bank-Modus für FOTA-Anforderungen. Sechs Leistungsmode ermöglichen es den ECUs, den Stromverbrauch insgesamt zu reduzieren und modernste Sicherheitsfunktionen sorgen für eine sichere Kommunikation bei großer Speichergröße und Skalierbarkeit der Anzahl Pins. Die MCUs verfügen über eine optimierte Software-Plattform für die Autosar-MCAL (Microcontroller Abstraction Layer) von Infineon, Selbsttest-Bibliotheken, Flash-EEPROM-Emulation und Low-Level-Sicherheitstreiber kombiniert mit einer Drittanbieter-Firmware.

Merkmale

Dual-CPU-Subsystem
- 160 MHz (maximal) 32-Bit ARM Cortex-M4F CPU mit
  - Einzelzyklus-Multiplikation
  - Fließkommaeinheit (FPU) mit einfacher Präzision
  - Speicherschutzeinheit (Memory Protection Unit, MPU)
- 100 MHz (maximal) 32-Bit ARM Cortex M0+ CPU mit
  - Einzelzyklus-Multiplikations-
    Speicherschutzeinheit
- Inter-Prozessor-Kommunikation in Hardware
- 3x DMA-Controller
  - Peripherie-DMA-Controller #0 (P-DMA0) mit 89x Kanälen
  - Peripherie-DMA-Controller #1 (P-DMA1) mit 33x Kanäle
  - Speicher-DMA-Controller #0 (M-DMA0) mit 4x Kanälen
Integrierte Speicher
- 1.088 KB Code-Flash mit zusätzlichen 96 KB Work-Flash
  - Read-While-Write (RWW) ermöglicht die Aktualisierung des Code-Flash/Work-Flash während der Ausführung des Codes
  - aus Einzel- und Dual-Bank-Modi (speziell für das FirmWare-Update Over-The-Air [FOTA])
  - Flash-Programmierung über die SWD/JTAG-Schnittstelle
- 128 KB SRAM mit wählbarer Erhaltungsgranularität
Krypto-Engine (verfügbar für ausgewählte Teilenummern)
- Unterstützt ein erweitertes Hardware-Erweiterungsmodul (Enhanced Secure Hardware Extension, eSHE) und Hardware-Sicherheitsmodul (Hardware Security Module, HSM)
- Sicheres Hochfahren und Authentifizieren
  - Digitale Signaturverifizierung verwenden
  - Schnelles sicheres Booten
- AES: 128-Bit-Blöcke, 128-/192-/256-Bit-Schlüssel
- 3DES64-Bit-Blöcke, 64-Bit-Schlüssel (nicht verfügbar in "nur eSHE"-Teilen)
- Vectoreinheit, die die asymmetrische Schlüsselkryptographie wie Rivest-Shamir-Adleman (RSA) und elliptische Kurve (ECC) unterstützt (nicht verfügbar in "nur eSHE"-Teilen)
- SHA-1/2/3: SHA-512, SHA-256, und SHA-160 mit Eingangsdaten mit variabler Länge
- CRC: unterstützt CCITT CRC16 und IEEE-802.3 CRC32 (nicht verfügbar in "nur eSHE"-Teilen)
- Echter Zufallszahlengenerator (TRNG) und Pseudozufallszahlengenerator (PRNG)
- Galois/Zählermodus (GCM)
Funktionale Sicherheit für ASIL-B
- Speicherschutzeinheit (MPU)
- Gemeinsame Speicherschutzeinheit (SMPU)
- Peripherie-Schutzeinheit (PPU)
- Watchdog-Timer (WDT)
- Multi-Counter Watchdog-Timer (MCWDT)
- Niederspannungerkennung (LVD)
- Brown-Out-Detektor (BSB)
- Überspannungerkennung (OVD)
- Taktüberwachung (CSV)
- Hardware-Fehlerbehebung (SECDED ECC) auf allen sicherheitskritischen Speichern (SRAM, Flash)
Stromsparender Betrieb von 2,7 V bis 5,5 V
- Stromsparende Modi Aktiv, Schlaf, stromsparender Schlaf, DeepSleep und Ruhezustand für ein fein abgestuftes Leistungsmanagement
- Konfigurierbare Optionen für robuste BOD
  - 2 x Schwellenwerte (2,7 V und 3,0 V) für BOD auf V_DDD und V_DDA
  - 1 x Schwellenwert (1,1 V) für BOD an V_CCD
Aktivierungs-Unterstützung
- Bis zu 2x Pins für die Aktivierung aus dem Ruhezustands-Modus
- Bis zu 152 GPIO-Pins für die Aktivierung aus den Schlaf-Modi
- Ereignis-Generator, SCB, Watchdog-Timer, RTC-Alarme für die Aktivierung aus den DeepSleep-Modi
Taktquellen
- Interner Hauptoszillator (IMO)
- Interner Oszillator mit niedriger Geschwindigkeit (ILO)
- Externer Quarzoszillator (ECO)
- Takt-Quarzoszillator (WCO)
- Phasenregelkreis (PLL)
- Frequenzregelkreis (FLL)
Kommunikationsschnittstelle
- Bis zu 6x CAN-FD-Kanäle
  - Erhöhte Datenrate (bis zu 8 Mbps) im Vergleich zum klassischen CAN, begrenzt durch die Topologie der physikalischen Schicht und die Transceiver
  - ISO 11898-1:2015 konform
  - Erfüllt alle Anforderungen der Bosch CAN FD-Spezifikation V1.0 für nicht-ISO CAN FD
  - ISO 16845:2015 Zertifikat verfügbar
- Bis zu 8 x in der Laufzeit rekonfigurierbare SCB-Kanäle (Serial Communication Block, SCB), die jeweils als I²C, SPI oder UART konfigurierbar sind.
- Bis zu 8x unabhängige LIN-Kanäle, LIN-Protokoll konform mit ISO 17987

Timer
- Bis zu 75x 16-Bit und 8x 32-Bit Timer/Zähler Pulsweitenmodulator-Blöcke (TCPWM)
  - Bis zu 12x 16-Bit-Zähler für die Motorsteuerung
  - Bis zu 63x 16-Bit-Zähler und 4x 32-Bit-Zähler für herkömmliche Operationen
  - Unterstützt die Modi Timer, Capture, Quadratur-Dekodierung, Pulsweitenmodulation (PWM), PWM mit Totzeit (PWM_DT), Pseudo-zufällige PWM (PWM_PR) und Schieberegister (SR)
- Bis zu 11x Ereignis-Generierungs-Timer (EVTGEN) unterstützen die zyklische Aktivierung aus dem DeepSleep-Modus, Ereignisse lösen eine bestimmte Bauelement-Operation aus (z.B. die Ausführung eines Interrupt-Handlers, eine SAR-ADC-Wandlung usw.)
Echtzeituhr (RTC)
- Felder Jahr/Monat/Datum, Wochentag, Stunde:Minute:Sekunde
- Unterstützt sowohl 12- als auch 24-Stunden-Formate
- Automatische Schaltjahreskorrektur
I/O
- Bis zu 152x programmierbare I/Os
- 2x I/O-Typen
  - GPIO Standard (GPIO_STD)
  - GPIO Erweitert (GPIO_ENH)
Regler
- Erzeugt eine nominale Core-Versorgung von 1,1 V aus einer 2,7 V bis 5,5 V Eingangsversorgung
- 2x Regler-Arten
  - DeepSleep
  - Core, intern
Analog programmierbar
- 3x SAR A/D-Wandler mit bis zu 67x externen Kanälen (64x E/As + 3x E/As für die Motorsteuerung)
  - ADC0 unterstützt 24x logische Kanäle, mit 24x + 1x physikalischen Verbindungen
  - ADC1 unterstützt 32x logische Kanäle, mit 32x + 1x physischen Verbindungen
  - ADC2 unterstützt 8x logische Kanäle, mit 8x + 1x physischen Verbindungen
  - Jeder externe Kanal kann mit jedem logischen Kanal im jeweiligen SAR verbunden werden.
- Jeder ADC unterstützt eine Auflösung von 12 Bit und Abtastraten von bis zu 1Msps
- Jeder ADC unterstützt außerdem bis zu 6x interne analoge Eingänge wie z.B.
  - Bandlücken-Referenz zur Ermittlung der absoluten Spannungsniveaus
  - Kalibrierte Diode für die Berechnung der Sperrschichttemperatur
  - 2x AMUXBUS-Eingänge und 2x direkte Anschlüsse zur Überwachung der Versorgungspegel
- Jeder ADC unterstützt die Adressierung externer Multiplexer
- Jeder ADC verfügt über einen Sequenzer, der das autonome Scannen der konfigurierten Kanäle unterstützt
- Synchronisierte Abtastung aller ADCs für Motor-Sensorik-Applikationen
Smart-I/O
- Bis zu 5x Smart-I/O-Blöcke, die boolesche Operationen auf Signalen durchführen können, die zu und von I/Os gesendet werden
- Unterstützt bis zu 36x I/Os (GPIO_STD)
Debug-Schnittstelle
- JTAG-Controller und SchnittstelleIEEE-1149.1-2001 konform
- Arm® SWD (Serial Wire Debug) Anschluss
- Unterstützt Arm® Embedded Trace-Makrozelle (ETM)
  - Datenverfolgung mit SWD
  - Befehls- und Datenverfolgung mit JTAG
Kompatibel mit Industriestandard-Tools, GHS/MULTI oder IAR EWARM für Code-Entwicklung und Debugging
Gehäuseoptionen
- 64-LQFP, 10 mm × 10 mm × 1,7 mm (Maximum), 0,5 mm Rastermaß
- 80-LQFP, 12 mm × 12 mm × 1,7 mm (Maximum). 0,5 mm Rastermaß
- 100-LQFP, 14 mm × 14 mm × 1,7 mm (Maximum), 0,5 mm Rastermaß
- 144-LQFP, 20 mm × 20 mm × 1,7 mm (Maximum), 0,5 mm Rastermaß
- 176-LQFP, 24 mm × 24 mm × 1,7 mm (Maximum), 0,5 mm Rastermaß
Qualifiziert für Fahrzeuganwendungen gemäß AEC-Q100