Microchip Technology dsPIC33AK256MPS306 200-MHz-32-Bit-DSC
Der dsPIC33AK256MPS306 200-MHz-32-Bit-Digitalsignal-Controller (DSC) von Microchip Technology wird mit einer 32-/64-Bit-Fließkommaeinheit (FPU) und bis zu 256 KB Flash-Programmspeicher sowie 64 KB SRAM Datenspeicher in einem kleinen Gehäuse (36/48/64 Pins, VQFN/TQFP) für platzbeschränkte Designs geliefert. Hochgeschwindigkeits-40-MSPS-12-Bit-ADCs, 100-MHz-Operationsverstärker mit hoher Bandbreite und niedrigem Eingangsspannungs-Offset, schnelle 5-ns-Komparatoren und Hochgeschwindigkeits-PWM-Ausgänge, die für Server-Netzteile, Industrieautomatisierung, fortschrittliche Sensorik, Berührungssteuerung und Motorsteuerungsapplikationen der nächsten Generation entwickelt wurden. Der dsPIC33AK256MPS306 von Microchip Technology verfügt über Hardware-Kryptobeschleuniger und unterstützt Post-Quanten-Kryptographie (PQC). Die Produktfamilie wurde gemäß den Normen ISO 26262 und IEC 61508 zur funktionalen Sicherheit entwickelt und unterstützt die AEC-Q100-Qualifizierung.Merkmale
- Betriebsbedingungen
- 3,0 V bis 3,6 V: -40 °C bis +85 °C, DC bis 200 MHz
- 3,0 V bis 3,6 V: -40 °C bis +125 °C, DC bis 200 MHz geplant
- 3,0 V bis 3,6 V: -40 °C bis +150 °C, DC bis 200 MHz geplant
- Hochleistungs-DSP-CPU
- Umfangreicher 32-Bit-Befehlssatz für optimierte Geschwindigkeit und Programmcode-Größe
- 16-Bit-dsPIC33-Core-kompatibel
- Nicht-paginierte lineare Daten/Flash 24-Bit-Adressraum
- 16-Bit-/32-Bit-Befehle für eine optimierte Codegröße und Leistung
- 32-Bit-Datenpfade
- Coprozessor mit Fließkommaeinheit (FPU) für Einfach- und Doppelpräzision
- 2kbyte Befehls-Cache
- Sechzehn 32-Bit-Arbeitsregister
- Zwei 72-Bit-Akkumulatoren unterstützen 32-Bit- und 16-Bit-Festpunkt-DSP-Operationen
- Acht Ebenen tiefe Arbeitsregistersätze
- Acht Ebenen tiefe Akkumulatorregistersätze
- Acht Ebenen tiefe Fließkomma-Registersätze
- Umfangreicher 32-Bit-Befehlssatz für optimierte Geschwindigkeit und Programmcode-Größe
- Speicher
- Bis zu 256 Kbyte Programm-Flash-Speicher
- 10.000 Lösch-/Schreibzyklen Lebensdauer
- Mindestens 20 Jahre Datenhaltung
- Selbstprogrammierbar mit Softwaresteuerung
- Programmierbarer Codeschutz
- Flash-Fehlerkorrekturcode (ECC)
- Dual-Flash-Panel
- Live-Update-Unterstützung
- Programmierbare OTP-Bereiche
- Gesamt-Flash-OTP durch ICSP™-Schreibsperre
- Separate 64x128-Bit-OTP
- Bis zu 64 Kbyte statischer RAM
- RAM-Fehlerkorrekturcode (ECC)
- Integrierter Selbsttest RAM-Speicher (MBIST)
- Bis zu 256 Kbyte Programm-Flash-Speicher
- Sicherheit
- Flash-OTP durch ICSP-Schreibsperre
- On Chip Secure Boot Flash als Immutable Root-of-Trust konfigurierbar, wobei Teile des Flash-Speichers als OTP konfiguriert werden können.
- Zu den Funktionen gehören
- Secure-Boot-Unterstützung mit Validierung des Host-Code-Image und der Host-Code-Signatur
- Unterstützung sicherer Updates für Host-Code: Sichere Speicherung von Schlüsseln und Bildentschlüsselung
- Speicherung, Analyse, Validierung und Sperrung von X.509-Zertifikaten, mit Unterstützung sowohl für ECC als auch für RSA
- Eindeutige 128-Bit-Bauteil-Seriennummer zur Identifizierung (UUID)
- Unterstützung für sichere Anwendungsfälle
- Sicheres Booten
- Schlüsselspeicherung im IRT-/Immutable-Secure-Boot-Bereich zur Realisierung von:
- Sicheres Booten
- Sicheres Firmware-Update
- Sicheres Debuggen
- Flash-Schutz
- Konfiguration von bis zu acht Flash-Schutzbereichen über verschiedene Flash-Adressbereiche hinweg
- Die Bereiche können konfiguriert werden als:
- Immutable Root-of-Trust (IRT)
- OTP-Bereich
- Kombination aus R/W/X-Schutzmaßnahmen
- Bereiche können
- permanent eingestellt werden
- bis zum Reset des Bauteils gesperrt werden
- während der Codeausführung aktiviert/deaktiviert werden
- Flash-Schutzbereiche können auf die aktive Partition, die inaktive Partition oder auf beides angewendet werden
- Krypto-Beschleunigermodul (CAM)
- AES-128, AES-192 und AES-256 (vollständig konform mit NIST FIPS 197)
- ECB-, CBC-, CFB-, OFB-, CTR-, GCM-, CCM-, XTS- und CMAC-Modi
- AES-128, AES-192 und AES-256 (vollständig konform mit NIST FIPS 197)
- HASH/MAC
- SHA3-224-, SHA3-256-, SHA3-384-, SHA3-512-, SHAKE128- und SHAKE256-Fähigkeit
- SHA-1-, SHA-256-, SHA-224-, SHA-384- und SHA-512-Fähigkeit
- Public-Key-Kryptographie mit RSA, DSA und ECC
- RSA mit/ohne chinesischem Restsatz (CRT) und Schlüssellängen von bis zu 4096 Bit
- Primfeld P-192, P-224, P-256, P-384, P-521
- Binärfeld K-163, K-233, K-283, K-409, K-571
- Binärfeld B-163, B-233, B-283, B-409, B-571
- P-224, P-256, P-384 und P-521 elliptische Kurve – ECDSA-Signatur/Verifizierung
- DSA-Unterstützung für Schlüssellängen von bis zu 2048 Bit
- ECDH-Unterstützung für P256- und P224-Kurven
- SECP256K1 (Bitcoin/Blockchain-Kurve) ECDH-Unterstützung
- Unterstützung für elliptische 256-Bit-Brainpool-Kurven – ECDSA, ECDH
- Elliptische Kurven Diffie-Hellman (ECDH/ECDHE) Schlüsselaustausch
- RSA mit/ohne chinesischem Restsatz (CRT) und Schlüssellängen von bis zu 4096 Bit
- True Random Number Generator (TRNG) gemäß NIST-800-22 und NIST-800-90B
- Flash-OTP durch ICSP-Schreibsperre
- PWM mit hoher Auflösung
- Mehrere PWM-Generatoren mit vier Paaren (acht Ausgängen) und einer Fine Edge Placement(FEP)-Auflösung bis hinunter zu 78 ps
- Totzeit für ansteigende und abfallende Flanken
- Totenzeitkompensation unterstützt den Betrieb bei niedrigerer Geschwindigkeit
- Takt-Chopping für Hochfrequenzbetrieb
- PWM-Unterstützung für
- BLDC-, PMSM-, ACIM-, SRM- und Schrittmotoren
- Leistungsapplikationen mit konstanter On-Time, Hysterese und Burst-Modus
- Fehler- und Strombegrenzungseingänge
- Flexible Trigger-Konfiguration für ADC-Auslösung
- Hochgeschwindigkeits-Analog-Digital-Wandler
- Drei SAR-ADCs mit 12-Bit-Auflösung
- Bis zu 40 Msps Wandlungsrate pro ADC
- Bis zu 14 analoge Eingangspins
- 16-Bit-Abtastfunktion
- Sechzehn Einstellungskanäle, wobei jeder Kanal:
- einem beliebigen analogen Eingang (I/O-Pin oder internem Signal) zugewiesen werden kann
- für eine unterschiedliche Abtastzeit eingestellt werden kann
- als einendig oder differenziell konfiguriert werden kann
- Das Umwandlungsergebnis kann als unsigniert oder signiert formatiert werden
- Das Umwandlungsergebnis kann linksbündig ausgerichtet werden (Bruchformat)
- Verfügt über ein separates 32-Bit-Umwandlungsergebnis-Register
- Unterstützt vier Abtastmodi
- Überabtastung mehrerer Proben
- Integration mehrerer Proben
- Fenster (mehrere Proben werden akkumuliert, wenn das Gate-Signal aktiv ist)
- Einzel-Umwandlung
- Alle Kanäle verfügen über einen digitalen Komparator zur Erkennung konfigurierbarer Schwellenwerte
- Die letzten drei Einstellungskanäle verfügen über den Akkumulator für das zweite Ergebnis, um Filter zweiter Ordnung zu implementieren
- Peripherie
- Drei 4-Draht-SPI-Module (bis zu 50 MBit/s)
- 32-Byte-FIFO
- Variable Datenbreite
- I2S-Modus
- Mehrkanal-Digital-Audio-Schnittstellen (I2S)
- Drei Audio-ADCs mit 16-Bit-Auflösung und einer Abtastrate von 156 kSPS
- DMA-fähiges Echtzeit-Audiostreaming (acht DMA-Kanäle verfügbar)
- Unterstützt TDM4/8/16/32 im Framed-SPI-Modus mit DMA-Peripherie
- Audio-DSP für Sprach- und Akustikverarbeitung
- Zwei I2C-Module mit Adressiermaskierung und IPMI-Unterstützung
- Ein I3C-Modul mit primären und sekundären Controller-Modi sowie I3C/I2C-Zielfähigkeit
- Vier Protokoll-UARTs mit 8-Zeichen-RX/TX-Puffern und Unterstützung für die automatisiertes Verarbeitung von:
- LIN 2.2
- DMX
- Smart Card (ISO 7816)
- IrDA®
- Zwei SENT-Module
- Drei dedizierte 32-Bit-Timer-/Zählermodule
- Ausgangs-Erfasssungs-/Vergleichs-/PWM-/Timer-Module
- Ein MCCP
- Vier SCCPs
- Flexible Konfiguration als PWM, Eingangserfassung, Ausgangsvergleich oder Timer
- In jedem Modul befinden sich entweder zwei 16-Bit-Timer oder ein 32-Bit-Timer
- 8-Kanal-Hardware-DMA-Modul (Direct Memory Access)
- Ein Quadrature Encoder Interface(QEI)-Modul mit vier Eingängen (Phase A, Phase B, Home und Index)
- Serielle Encoder-Schnittstelle BiSS mit Unterstützung für bis zu vier Client-Encoder
- Vier konfigurierbare Logikzellen (CLC) mit internen Verbindungen zur Auswahl von Peripherien und PPS
- Peripheral Trigger Generator (PTG)
- 16 mögliche Trigger-Quellen für andere Peripheriemodule
- CPU-unabhängiger, auf einer Zustandsmaschine basierender Befehlssequenzer
- Ein CAN-FD-Modul
- ITC-Modul (Integrated Touch Controller)
- Fortschrittliche kapazitive Sensorik, Touch-Tasten, Schieberegler und Drehregler
- Bis zu 24 Eigenkapazitätskanäle und bis zu 72 Betriebskapazitätskanäle
- Ein Resolver-Digitalwandler(RDC)-Modul
- Drei 4-Draht-SPI-Module (bis zu 50 MBit/s)
- Controller
- Hochstrom-I/O-Senke/Quelle
- Programmierbare schwache Pull-up- und Pull-down-Widerstände
- Programmierbare Open-Drain-Ausgänge
- Flanken- oder Pegeländerungs-Benachrichtigungs-Interrupt auf I/O-Pins
- Neubelegbare Peripherie-Pinauswahl-Pins (PPS) zur Reduzierung der Komplexität des Boardlayouts
- Mehrere Interrupt-Vektoren mit individuell programmierbarer Priorität
- Fünf externe Interrupt-Pins
- Wählbare Oszillatoroptionen einschließlich
- 8 MHz, 1 % bei 0 ºC bis 85 ºC interner Fast-RC-Oszillator (FRC).
- 8 MHz, 2 % Schneller Backup-RC-Oszillator (BFRC) mit geteiltem 32 kHz-Ausgang
- Hochgeschwindigkeits-Quarzresonator oder externer Takt
- Zwei 1,6-GHz-PLLs, die vom FRC oder einem Quarzoszillator getaktet werden können
- Referenztaktausgang (REFO)
- Low-Power-Management-Modi (Schlaf und Leerlauf)
- Power-on-Reset und Brown-out-Reset
- On-Board-1,1-V-Abwärtsspannungsregler für Core-Spannungsversorgung
- Analog
- Bis zu fünf 5-nS-Analogkomparatoren mit 12-Bit-PDM-DACs
- Eingangs-Multiplexing
- Neigungsausgleich
- Bis zu zwei DAC-Ausgangspuffer
- Drei Rail-to-Rail-100-MHz-Operationsverstärker mit:
- 40 V/μS Anstiegsrate
- 1 mV Offset (typ.) mit Kalibrierungsfunktion
- VREF/2 Ausgang für die Eingangsvorspannung des Operationsverstärkers verfügbar
- Vier 10-µA-Konstantstromquellen, vier programmierbare Stromquellen
- Integrierter Touch Controller
- Unabhängig von der ADC-Verarbeitungsfähigkeit
- Unterstützung für Self- und Mutual-CVD-Touch-Modi
- 11 bis 24 Touch-ADC-RX-Eingänge
- 9 bis 15 Touch-TX-Ausgänge
- Bis zu fünf 5-nS-Analogkomparatoren mit 12-Bit-PDM-DACs
- Sicherheit
- Gefensterter Watchdog-Timer (WDT)
- Deadman Timer (DMT)
- Acht I/O-Integritätsmonitore (IOIM)
- Ausfallsicherer Taktwächter (FSCM) mit automatischer Umschaltung auf Backup-Taktquelle mit programmierbaren Über-/Unterfrequenzschwellenwerten
- Flash-Fehlerkorrekturcode (ECC)
- Fehlerkorrekturcode (ECC) für den RAM
- Integrierter Selbsttest RAM-Speicher (MBIST)
- 32-Bit-CRC-Modul (zyklische Redundanzprüfung)
- Gesamt-Flash-OTP durch ICSP-Schreibsperre
- Interne Spannungsregler
- Virtuelle PPS-Pins für Redundanz und Überwachung
- Temperatursensor-Diode
- Leistungsüberwachung für Core-Spannung mit konfigurierbarer Fehlerinjektion
- Funktionale Sicherheit
- Zielvorgaben
- ISO 26262 ASIL B
- IEC 61508 SIL 2
- IEC 60730 Klasse B
- ISO 26262- und IEC 61508-konforme Bauelemententwicklung
- Zielvorgaben
Applikationen
- Blindleistungskompensation (PFC)
- Interleaved PFC, Totem-Pole-PFC
- PFC mit kritischer Leitung
- Mehrstufige PFC mit fliegendem Kondensator
- DC/DC-Wandler
- Buck, Boost, Forward, Flyback, Push-Pull
- Halb-/Vollbrücke
- Vollbrücke mit Phasenumkehrung
- Resonanzwandler
- DC/AC
- Halb-/Vollbrücken-Wechselrichter
- Resonanz-Wechselrichter
- Motorsteuerung
- BLDC
- PMSM
- SR
- ACIM
- Erweiterte Sensor-Anbindung
- Embedded-Hochleistungs-Steuerung
- Hochgeschwindigkeits-Datenerfassung und -verarbeitung
- Sicherheitskritische Designs
- Digitale Beleuchtung
Blockdiagramm
Veröffentlichungsdatum: 2026-07-07
| Aktualisiert: 2026-07-09
