Texas Instruments AM261x/AM261x-Q1 Arm®-basierte Mikrocontroller
AM261x/AM261x-Q1 Arm®-basierte Mikrocontroller von Texas Instruments sind darauf ausgelegt, die komplexen Echtzeitverarbeitungsanforderungen von Industrie- und Automotive-Embedded-Produkten der nächsten Generation zu erfüllen. Mit skalierbarer Arm Cortex®-R5F-Leistung und einem umfangreichen Satz an Peripherien ist das Bauteil AM261x/AM261x-Q1 von Texas Instruments für einen breiten Applikationsbereich ausgelegt und bietet gleichzeitig Sicherheitsfunktionen und optimierte Peripherien für die Echtzeitsteuerung. Das AM261x-Q1 Bauteil ist AEC-Q100-qualifiziert für Fahrzeuganwendungen.Merkmale
- Prozessorkerne
- Einzelne und Dual-Core ARM Cortex-R5F CPU, wobei jeder Core mit bis zu 500 MHz läuft
- 16 KB I-Cache mit 64-Bit ECC pro CPU-Core
- 16 KB D-Cache mit 32-Bit ECC pro CPU-Core
- 256 KB Tightly Coupled Speicher (TCM) mit 32-Bit ECC pro Core
- Lockstep- oder Dual-Core-Betrieb wird unterstützt
- Trigonometric Math Unit (TMU) zur Beschleunigung trigonometrischer Funktionen mit bis zu 2x, eine pro R5F MCU- Core
- Einzelne und Dual-Core ARM Cortex-R5F CPU, wobei jeder Core mit bis zu 500 MHz läuft
- Speicher
- 1,5 MB des On-Chip Shared RAM (OCSRAM)
- Drei Speicherbänke × 512 KB
- ECC-Fehlerschutz für vollständigen 1,5 MB OCSRAM
- Remote L2 Cache (RL2) für externe Speicher Software programmierbar bis zu 256 KB pro CPU-Core
- 2x Oktale Serielle Peripherieschnittstelle (OSPI) bis zu 133 MHz SDR und DDR
- 1x mit eXecute In Place (XIP) Unterstützung
- RAM-Erweiterung/Flash over the Air (FOTA)
- Speicher-Controller für allgemeine Zwecke (GPMC)
- 16-Bit- ParallelDatenbus mit 22-Bit- AdressBUS und vier Chip- Selects
- Bis zu 4 MB adressierbarer Speicherplatz
- Integrierte Unterstützung des Fehlerortungsmoduls (ELM) zur Fehlerüberprüfung
- 1,5 MB des On-Chip Shared RAM (OCSRAM)
- System-on-Chip-Dienste (SoC) und Architektur
- 1 x EDMA zur Unterstützung von Datenbewegungsfunktionen
- Die folgenden Schnittstellen unterstützen Bauelement Boot
- UART (Primär/Backup)
- OSPI NOR und NAND Flash (50 MHz SDR und 25 MHz DDR) (Primär)
- Booten von USB-Peripheriegeräten
- Interprozessor-Kommunikationsmodule
- SPINLOCK Modul für die Synchronisierung von Prozessen, die auf mehreren Cores laufen
- MAILBOX Funktionsumfang implementiert durch die STRG+MR Register
- Unterstützung für Central Plattform Time Sync (CPTS) mit Time-Sync- und Compare-Event-Interrupt-Routern
- Timer
- 2x Watchdog-Timer mit Fenster (WWDT)
- 4x Echtzeit-Interrupt-Timer (RTI)
- USB 2.0
- Anschluss konfigurierbar als USB- Host, USB- Bauelement oder USB- Dual-Role Bauelement
- USB 2.0 HostModus
- High-Speed (HS, 480 Mbps)
- Vollgeschwindigkeit (FS, 12 Mbps)
- Geringe Geschwindigkeit (LS, 1,5 Mbps)
- USB 2.0 Bauelement Modus
- High-Speed (HS, 480 Mbps)
- Vollgeschwindigkeit (FS, 12 Mbps)
- Industrielle Konnektivität
- 2x programmierbare Echtzeiteinheit – Industrielles Kommunikationssubsystem (PRU-ICSS)
- Dual-Core programmierbar Realtime Unit Subsystem (PRU0 / PRU1) pro PRU-ICSS für 4 Kerne insgesamt
- Deterministische Hardware
- Dynamische FirmWare
- Erweiterter 20-Kanal-Eingang (eGPI) pro PRU
- 20-Kanal-Erweiterter Ausgang (eGPO) pro PRU
- Eingebettete Peripherie und Speicher
- 1x UART, 1x ECAP, 1x MDIO, 1x IEP
- 1x 32 KB Gemeinsam genutzter universal RAM
- 2x 8 KB Gemeinsam genutzter Daten RAM
- 1x 12 KB IRAM pro PRU
- ScratchPad (SPAD), MAC/CRC
- Digitaler Encoder und Sigma-Delta-Regelkreise
- Die PRU-ICSS ermöglicht fortschrittliche Industrieprotokolle, darunter:
- EtherCAT®, Ethernet/IP™
- PROFINET®, IO-Link®
- Dedizierter Interrupt-Controller (INTC)
- Dynamische BEDIENELEMENTE XBAR-Integration
- Dual-Core programmierbar Realtime Unit Subsystem (PRU0 / PRU1) pro PRU-ICSS für 4 Kerne insgesamt
- 2x programmierbare Echtzeiteinheit – Industrielles Kommunikationssubsystem (PRU-ICSS)
- Hochgeschwindigkeitsschnittstellen
- Integrierter 3-port Gigabit-Ethernet Schalter (CPSW) unterstützt bis zu zwei externe Ports
- Wählbare MII (10/100), RMII (10/100) oder RGMII (10/100/1000)
- IEEE 1588 (2008 Anhang D, Anhang E, Anhang F) mit 802.1AS PTP
- § 45 MDIO-PHY-Management
- 512x ALE-Engine-basierte Paket-Klassifikatoren
- Prioritäts-Flusssteuerung mit einer Paketgröße bis zu 2 KB
- Vier CPU-Hardware-Interrupt-Pacing
- IP/UDP/TCP-Prüfsummenablastung in Hardware
- Time Sensitive Netzwerk (TSN)-Unterstützung
- Cut-Thru-Switching und Unterstützung für Interexpress-Verkehr (IET)
- Integrierter 3-port Gigabit-Ethernet Schalter (CPSW) unterstützt bis zu zwei externe Ports
- Allgemeine Konnektivität
- 6x Universal Asynchronous RX-TX (UART)
- 4x Serielle Peripherieschnittstelle (SPI)-Controller
- 3x Local verbinden Netzwerk (LIN)-Anschlüsse
- 3x Inter-Integrated Schaltung (I2C)-Anschlüsse
- 2x Modular Regler Fläche Netzwerk (MCAN)-Module mit CAN-FD-Unterstützung
- 1x Sender für schnelle serielle Schnittstelle (FSITX)
- 1x Empfänger für schnelle serielle Schnittstelle (FSIRX)
- Bis zu 141x universal I/O (GPIO) Pins
- Abtastung und Betätigung
- Echtzeit-Steuerungs-Subsystem (CONTROLSS)
- Flexible Eingangs-/Ausgangs -Kreuzschienen (XBAR)
- 3x 12-Bit -analog - Digitalwandler (ADC) mit 3 MSPS maximaler Abtastrate
- Jedes ADC-Modul mit
- 7x Single-Ended-Kanälen ODER
- 3x differenzielle Kanäle
- Hervorragende Konfigurationsmöglichkeiten für die Logikschaltung des Digital-Analog-Wandlers
- Mit wählbarer interner oder externer Referenz
- 4x Nachverarbeitungsblöcke für jedes ADC-Modul
- Jedes ADC-Modul mit
- 9x Analogkomparatoren mit interner 12-Bit-DAC-Referenz (CMPSSA)
- 1x 12-Bit Digital-Analog-Wandler (DAC)
- 10x verbesserte Hochauflösende Pulsbreitenmodulation (eHRPWM)-Module
- Einzelne oder duale PWM-Kanäle
- Erweiterte PWM-Konfigurationen
- Verbesserte HRPWM - ZeitAuflösung
- 8x verbesserte Capture (ECAP)-Module
- 2x Erweiterte Quadrature-Encoder-Impulse (EQEP)-Module
- 2x Sigma-Delta-Filtermodule (SDFM)
- DatenSpeicherung der 1 × 4-Bit- MultimediaKarte/Secure Digital (MMC/SD) -Schnittstelle
- Sicherheit
- Hardware- Sicherheitsmodul (HSM) mit Unterstützung für Auto SHE 1.1/EVITA
- Ziel ist die Einhaltung von ISO 21434
- Unterstützung für Secure Boot
- Schutz vor Bauelement
- Hardware-verstärkte Root-of-Trust
- Authentifizierter Bootvorgang
- SW Anti-Rollback-Schutz
- Debug-Sicherheit
- Sichern Sie Bauelement Debug nur nach ordnungsgemäßer Authentifizierung
- Möglichkeit zum Deaktivieren von Bauelement Debug Funktionsumfang
- Bauelement -ID und Schlüsselverwaltung
- Unterstützung für OTP-Speicher (FUSEROM)
- Speichern Sie Stammschlüssel und andere Sicherheitsfelder
- Separate EFUSE-Controller und Sicherung -ROMs
- Eindeutiges öffentliches Bauelement
- Unterstützung für OTP-Speicher (FUSEROM)
- Speicherschutzeinheiten (MPU)
- Dedizierte ARM -MPU pro Cortex-R5F Core
- System-MPU – vorhanden an verschiedenen Schnittstellen im SoC (MPU oder Firewall)
- 8 bis 16 programmierbare Regionen
- Aktivieren/Privileg-ID
- Start-/Endadresse
- Lesbar/schreibbar/pufferbar
- Sicherung/keine Sicherung
- Kryptografische Beschleunigung:
- Kryptographische Cores mit DMA-Unterstützung
- AES-128/192/256-Bit- SchlüsselGrößen
- SHA2 - Unterstützung von 256/384/512 Bit
- DRBG mit Pseudo- und echtem ZufallszahlenGenerator
- Funktionale Sicherheit
- Ermöglicht das Design von Systemen mit Anforderungen an die Funktionssicherheit
- Fehlersignalierungsmodul (ESM)
- ECC oder Parität bei der Berechnung des kritischen Speichers
- Integrierter Selbsttest (BIST) auf dem Chip-RAM
- Laufzeitinterne Diagnosemodule, einschließlich Spannungs- Temperatur- und Uhr Watchdog-Timer mit Fenstern und CRC-Engines für Speicherintegritätsprüfungen
- Für die Einhaltung der funktionalen Sicherheitsanforderungen ausgelegt [Industrie]
- Entwickelt für funktionale Applikationen
- Dokumentation zur Verfügung gestellt, um das Design des funktionalen Sicherheitssystems IEC 61508 zu unterstützen
- Für eine systematische Fähigkeit von bis zu SIL 3 ausgelegt
- Hardwareintegrität bis SIL-3 angestrebt
- Sicherheitsbezogene Zertifizierung - IEC 61508 geplant
- Funktionsweise der Sicherheit entsprechend [fahrzeug] konzipiert
- Entwickelt für funktionale Sicherheitsanwendungen
- Bereitstellung von Dokumentation zur Unterstützung des Entwurfs von Systemen für funktionale Sicherheit nach ISO 26262
- Strebt eine systematische Fähigkeit bis zu ASIL D an
- Integrität der Hardware bis ASIL-D angestrebt
- Sicherheitsrelevante Zertifizierung - ISO 26262 geplant
- Ermöglicht das Design von Systemen mit Anforderungen an die Funktionssicherheit
- Technologie/Gehäuse
- AEC-Q100 für Fahrzeuganwendungen qualifiziert
- ZCZ-Gehäuse
- 324-polige NFBGA
- 15.00 mm × 15.00 mm
- Raster 0,8 mm
- ZFG-Gehäuse
- 304-polige NFBGA
- 13,25 mm × 13,25 mm
- Raster 0,65 mm
- ZEJ-Gehäuse
- 256-poliges NFBGA
- 13.00 mm × 13.00 mm
- Raster 0,8 mm
- ZNC-Gehäuse
- 293-polige NFBGA
- 10.00 mm × 10.00 mm
- Raster 0,5 mm
Applikationen
- Wechselrichter AC
- Digitale Leistungsumwandlung/-steuerung für KraftFahrzeuge
- Batteriemanagementsysteme (BMS)
- On-board-Ladegeräte, DC/DC-Wandler
- Humanoider Roboter
- Industrieroboter und kollaborative Roboter
- Industrielle digitale Leistungssteuerung
- Energie Speicher Systeme
- EV-Ladung
- String Umrichter
- Mobiler Roboter
- SPS, DCS und PAC
- Kommunikationsmodul
- Digitales Eingangsmodul
- Digitales Ausgangsmodul
- Eigenständiges Remote-IO
- Remote I/O
- Ein- und mehrachsige Laufwerke
- Telematik-Steuereinheit
Funktionales Blockdiagramm
Veröffentlichungsdatum: 2025-06-27
| Aktualisiert: 2026-01-21
