Texas Instruments DRA821x Jacinto™ 64-Bit-Prozessoren

Die DRA821x Jacinto™ 64-Bit-Prozessoren von Texas Instruments basieren auf der Armv8-Architektur und sind für Gateway-Systeme mit Cloud-Konnektivität optimiert. Das System-on-Chip (SoC)-Design reduziert die Kosten und die Komplexität auf Systemebene durch die Integration einer System-MCU, funktionaler Sicherheitsfunktionen und eines Ethernet-Switches für Hochgeschwindigkeitskommunikation.— Integrierte Diagnose- und Sicherheitsfunktionen sind für ASIL-D- und SIL 3-Zertifizierungsanforderungen ausgelegt. Ein PCIe-Controller und ein TSN-fähiger Gigabit-Ethernet-Schalter ermöglichen die Echtzeitsteuerung und die Kommunikation mit niedriger Latenz.

Bis zu vier ARM® Cortex®-R5F-Universal-Subsysteme können zeitkritische Verarbeitungsaufgaben auf niedriger Ebene ausführen, wodurch der Arm Cortex-A72-Core für fortschrittliche und Cloud-basierte Applikationen nicht belastet wird. Die Jacinto DRA821x Prozessoren umfassen das erweiterte MCU-Domänenkonzept (eMCU). Diese Domäne ist eine Untergruppe der Prozessoren und Peripheriegeräte in der Hauptdomäne, die auf eine höhere funktionale Sicherheit, beispielsweise ASIL-D/SIL-3, ausgerichtet ist. Das Funktionsblockdiagramm hebt hervor, welche IPs im eMCU enthalten sind.

Merkmale

  • Prozessorkerne:
    • ARM Cortex-A72-Dual-64-Bit-Mikroprozessor-Subsystem bei bis zu 2,0 GHz, 24K DMIPS
      • Gemeinersamer 1 MB L2-Cache pro Cortex-A72-Dual-Core-Cluster
      • 32 KB L1-DCache und 48 KB L1-ICache pro A72-Core
    • 4× Arm Cortex-R5F MCUs bei bis zu 1,0 GHz mit optionalem Lockstep-Betrieb, 8K DMIPS
      • 32K I-Cache, 32K D-Cache, 64K L2 TCM
      • 2× Arm Cortex-R5F MCUs im isolierten MCU-Subsystem
      • 2× Arm Cortex-R5F MCUs in allgemeiner Rechenpartition
  • Speichersubsystem:
    • 1 MB On-Chip L3 RAM mit ECC und Kohärenz
      • ECC-Fehlerschutz
      • Gemeinsamer, kohärenter Cache
      • Unterstützt eine interne DMA-Engine
    • Externes Speicherschnittstellen-Modul (EMIF) mit ECC
      • Unterstützt LPDDR4-Speichertypen, die mit der JESD209-4B-Spezifikation konform sind. (Keine Unterstützung für Byte-Modus LPDDR4-Speicher oder Speicher mit mehr als 17-Reihen-Adressbits)
      • Unterstützt Geschwindigkeiten bis zu 3200 MT/s
      • 32-Bit- und 16-Bit-Datenbus mit Inline-ECC-Bus bis zu 12,8 GBit/s
    • Universal-Speicher-Controller (GPMC)
    • 512 KB On-Chip-SRAM im Hauptbereich, durch ECC geschützt
  • Virtualisierung
    • Hypervisor-Unterstützung in Arm Cortex-A72
    • Unabhängige Verarbeitungs-Subsysteme mit Arm Cortex-A72, Arm Cortex-R5F mit isolierter MCU-Sicherheitsinsel
    • IO-Virtualisierungsunterstützung
      • Peripherie-Virtualisierungseinheit (Peripheral Virtualization Unit, PVU) für Peripherieverkehr mit hoher Bandbreite und niedriger Latenz
    • Firewall-Unterstützung für mehrere Regionen für Speicher und Peripherieisolierung
    • Virtualisierungsunterstützung mit Ethernet, PCIe und DMA
  • Gerätesicherheit (bei ausgewählten Artikelnummern)
    • Sicherer Start mit sicherer Laufzeitunterstützung
    • Kundenprogrammierbarer Root-Schlüssel, bis zu RSA-4K oder ECC-512
    • Embedded-Hardware-Sicherheitsmodul
    • Crypto-Hardware-Beschleuniger – PKA mit ECC, AES, SHA, RNG, DES und 3DES
  • Funktionale Sicherheit:
    • Funktionssicherheitskonform, zielgerichtet (bei ausgewählten Teilenummern)
      • Für funktionale Sicherheitsapplikationen ausgelegt
      • Dokumentation zur Unterstützung des Designs von funktionalen Sicherheitssystemen gemäß ISO 26262 bis zu ASIL-D/SIL-3 wird zur Verfügung gestellt
      • Systematische Fähigkeit bis zu ASIL-D/SIL-3 gezielt
      • Hardware-Integrität von bis zu ASIL-D/SIL-3 für MCU-Domäne
      • Hardware-Integrität bis zu ASIL-D/SIL-3 für den erweiterten MCU-Teil (EMCU) der Hauptdomäne
      • Hardware-Integrität von bis zu ASIL-B/SIL-2 für die Hauptdomäne
      • FFI-Isolierung zwischen EMCU und dem Rest der Hauptdomäne
      • Sicherheitsbezogene Zertifizierung
        • ISO 26262 und IEC 61508 geplant
    • AEC-Q100-qualifiziert in Teilenummern-Varianten mit Endung in Q1
  • Hochgeschwindigkeits-Schnittstellen
    • Integrierter Ethernet-TSN/AVB-Schalter, der bis zu 4 (DRA821U4) oder 2 (DRA821U2) externe Anschlüsse unterstützt:
      • Ein Anschluss unterstützt 5 GB, 10 Gb USXGMII/XFI
      • Alle Anschlüsse unterstützen 2,5 Gb SGMII
      • Alle Anschlüsse unterstützen 1 GB SGMII/RGMII
      • DRA821U4: Jeder einzelne Anschluss kann QSGMII unterstützen (mit allen vier internen Anschlüssen)
      • Nicht blockierender Wire-Rate-Speicher und Vorwärtsschalter
      • InterVLAN (Layer3) Routing-Unterstützung
      • Unterstützung für die Zeitsynchronisierung mit IEEE 1588 (Anhang D,E,F)
      • TSN/AVB-Unterstützung für die Verkehrsplanung, Gestaltung
      • Anschlussspiegelungsfunktion für Debugging und Diagnose
      • Unterstützung für Überwachung und Ratenbegrenzung
    • Ein RGMII/RMII-Anschluss auf der MCU-Sicherheitsinsel
  • Ein PCI-Express Gen3 Controller:
    • Betrieb von Gen1, Gen2 und Gen3 mit Auto-Negotiation
    • 4× Leitungen
  • Ein USB 3.1 Gen. 1 Dual-Role-Bauelement-Subsystem:
    • Unterstützt Typ-C-Schaltung
    • Unabhängig konfigurierbar als USB-Host, USB-Peripherie oder USB-Dual-Role-Bauelement
  • Automotive-Schnittstellen
    • Zwanzig CAN-FD-Anschlüsse
    • 12× asynchroner Universal-Empfänger/-Sender (UART)
    • 11× serielle Peripherieschnittstellen (SPI)
    • Ein 8-Kanal-ADC
    • 10× Inter-integrierter Schaltkreis (I2C™)
    • 2× verbesserter Inter-integrierter Schaltkreis (I3C)
  • Audioschnittstellen:
    • 3x serielle Mehrkanal-Audio-Anschlussmodule (McASP)
  • Flash-Speicherschnittstellen:
    • Embedded Multimedia-Kartenschnittstelle (eMMC™™ 5.1).
      • Unterstützung von Geschwindigkeiten bis zu HS400
  • Eine Secure Digital 3.0/Secure Digital Input Output 3.0 Schnittstelle (SD3.0/SDIO3.0)
  • Eine oktale SPI/Xccela™/HyperBus Speicher-Controller-Schnittstelle (HBMC)
  • 16 Nm FinFET-Technologie
  • IPC Klasse 3 PCB: 17,2 mm x 17,2 mm, 0,8 mm Rastermaß

Applikationen

  • Automotive-Gateways
  • Fahrzeugcomputer
  • Karosseriesteuerungsmodul
  • Telematik-Steuereinheit
  • V2X/V2V
  • Fabrikautomatisierungs-Gateways
  • Kommunikationsgeräte
  • Industrie-Transportsysteme
  • Gebäudeautomatisierungs-Gateways

Funktionales Blockdiagramm

Blockdiagramm - Texas Instruments DRA821x Jacinto™ 64-Bit-Prozessoren
Veröffentlichungsdatum: 2023-03-07 | Aktualisiert: 2024-01-16