Texas Instruments LMK5C33216AS1 Netzwerk-Synchronisierer
Der Netzwerk-Synchronisierer LMK5C33216AS1 von Texas Instruments ist ein Netzwerk-Synchronisierer und Jitter-Cleaner, der für die strengen Anforderungen von drahtlosen Kommunikations- und Infrastrukturanwendungen entwickelt wurde. Der LMK5C33216AS1 ist ein Bauteil mit Softwareunterstützung für die PTP-Synchronisierung gemäß IEEE-1588 mit einer primären Referenztaktquelle. Der Netzwerk-Synchronisierer integriert drei DPLLs, um Jitter-Dämpfung und fehlerloses Umschalten mit programmierbarer Schleifenbandbreite und ohne externe Schleifenfilter zu ermöglichen. Diese Funktion sorgt für maximale Benutzerfreundlichkeit und Flexibilität. Jede DPLL-Phase verbindet eine gepaarte APLL mit einem Referenzeingang.
Die APLL3 verfügt über eine extrem leistungsstarke PLL mit der proprietären BAW-Technologie (Bulk Acoustic Wave) von TI. Das Bauteil kann Ausgangstaktgeber von 491,52 MHz mit einem RMS-Jitter von 42 fs (typ.)/60 fs (max.) erzeugen, unabhängig von der DPLL-Referenzeingangsfrequenz und den Eigenschaften des Jitters. APLL2 und APLL1 bieten Optionen für den Synchronisationsbereich und/oder eine zweite oder dritte Frequenz.
Die Schaltung zur Referenzvalidierung führt bei Erkennen eines Umschaltvorgangs eine störungsfreie Umschaltung durch und überwacht die DPLL-Referenztakte zwischen ihnen. Der Nullverzögerungsmodus (Zero-Delay Mode, ZDM) und die Phasenauslöschung können aktiviert werden, um die Phasenbeziehung vom Eingang zum Ausgang zu steuern. Das Bauteil ist über eine I2C- oder SPI-Schnittstelle vollständig programmierbar. Der On-Board-EEPROM kann zur Anpassung der System-Anlauftaktgeber verwendet werden. Das Bauteil verfügt über werkseitig voreingestellte ROM-Profile als Ausweichoptionen.
Merkmale
- Drahtlose VCO-basierte BAW-Taktgeber mit extrem niedrigem Jitter
- RMS-Jitter bei 491,52 MHz: 42 fs (typ.) / 60 fs (max.)
- RMS-Jitter bei 245,76 MHz: 47 fs (typisch) / 65 fs (max.)
- Drei leistungsstarke digitale Phasenregelschleifen (DPLLs) mit gepaarten analogen Phasenregelschleifen (APLLs)
- Programmierbare DPLL-Schleifenbandbreite von 1 MHz bis 4 kHz
- <1 ppt DCO-Frequenzanpassungsschrittgröße
- Zwei differenzielle oder einendige DPLL-Eingänge
- Eingangsfrequenz: 1 Hz (1 PPS) bis 800 MHz
- Digitaler Holdover und Hitless-Schaltung
- 16 Differenzausgänge mit programmierbaren HSDS-/LVPECL-, LVDS- und HSCL-Ausgangsformaten
- Bis zu 20 Gesamtfrequenzausgänge bei Konfiguration mit sechs LVCMOS-Frequenzausgängen auf OUT0_P/N, OUT1_P/N, GPIO1 und GPIO2 und 14 Differenzausgängen
- 1 Hz (1PPS) bis 1.250 MHz Ausgangsfrequenz mit programmierbarem Hub und Gleichtakt
- Konform mit PCIe Gen 1 bis 6
- Schnittstellen: I2C, Dreidraht-SPI oder Vierdraht-SPI
- Umgebungsbetriebstemperatur: -40 °C bis 85 °C
Applikationen
- Drahtlose 4G- und 5G-Netzwerke
- Aktives Antennensystem (AAS), mMIMO
- Makro-Funkeinheit (RRU)
- CPRI-/eCPRI-Basisband, zentrale und verteilte Einheiten (BBU, CU, DU)
- Kleinzellen-Basisstation
- SyncE (G.8262), SONET/SDH (Stratum 3/3E, G.813, GR-1244, GR-253), IEEE 1.588 PTP Sekundärtaktgeber
- Jitter-Reinigung, Wanderdämpfung und Referenztakterzeugung für 56G/112G PAM-4 SerDes
- Optische Transportnetzwerke (OTN G.709)
- Leitungszugriff mit fester Bandbreite
- Industrieapplikationen
- Prüf- und Messverfahren
Typisches System – Blockdiagramm
