Texas Instruments LMX1205 JESD-Puffer/-Multiplikator/-Teiler
Der LMX1205 JESD-Buffer/-Multiplikator/-Teiler von Texas Instruments verfügt über eine Hochfrequenzfähigkeit, einen extrem niedrigen Jitter und eine programmierbare Takteingangs- und -ausgangsverzögerung. Diese Funktionen machen dieses Bauelement zu einem hervorragenden Ansatz für hochpräzise Hochfrequenz-Taktdatenwandler ohne Verschlechterung des Signal-Rausch-Verhältnisses. Jeder der vier Hochfrequenz-Taktausgänge und zusätzlichen LOGICLK-Ausgänge mit einem größeren Teilerbereich ist mit einem SYSREF-Ausgangstaktsignal gepaart. Das SYSREF-Signal für JESD204B/C-Schnittstellen kann entweder weitergeleitet oder intern als Eingangssignal generiert und auf die Gerätetakte umgetaktet werden. Die störungsfreie Verzögerungsanpassung am Eingangspfad des Hochfrequenz-Takteingangs und an den einzelnen Taktausgangspfaden sorgt für einen geringen Taktversatz in einem Mehrkanalsystem. Für die Taktung von Datenwandlern ist es von entscheidender Bedeutung, dass der Taktjitter kleiner ist als der Aperturjitter des Datenwandlers. Für Applikationen, bei denen mehr als vier Datenwandler getaktet werden müssen, können verschiedene Kaskadenarchitekturen entwickelt werden, bei denen mehrere Bauelemente verwendet werden, um alle erforderlichen Hochfrequenztakte und SYSREF-Signale zu verteilen. Der LMX1205 von Texas Instruments ist eine beispielhafte Wahl für Taktdatenwandler, wenn er mit einer extrem rauscharmen Referenztaktquelle kombiniert wird, insbesondere bei der Abtastung über 3 GHz.Merkmale
- Ausgangsfrequenz von 300 MHz bis 12,8 GHz
- Störungsfrei einstellbare Eingangsverzögerung bis zu 60 ps mit einer Auflösung von 1,1 ps
- Individuell einstellbare Ausgangsverzögerungen bis zu 55 ps mit einer Auflösung von 0,9 ps
- Vier Hochfrequenztaktgeber mit entsprechenden SYSREF-Ausgängen
- Gemeinsamer Teiler durch 1 (Bypass), 2 3 4 5 6 7 und 8
- Gemeinsamer programmierbarer Multiplizierer x2, x3, x4, x5, x6, x7 und x8
- LOGICLK-Ausgang mit entsprechendem SYSREF-Ausgang
- Auf separater geteilter Bank
- 1, 2, 4 Vorteiler
- 1 (Bypass), 2, ..., 1023 Teiler nachgeschaltet
- Zweite logische Taktoption mit zusätzlichen Teilern 1, 2, 4 und 8
- Extrem rauscharm
- Grundrauschen: -159 dBc/Hz bei einem Ausgang von 6 GHz
- Additiver Jitter (DC bis fCLK): 36 fs
- Additiver Jitter (100 Hz bis 100 MHz): 10 fs
- Sechs programmierbare Ausgangsleistungsstufen
- Synchronisierte SYSREF-Taktausgänge
- 508 Verzögerungsschritte von weniger als 2,5 ps bei 12,8 GHz
- Generator-, Repeater- und Repeater-Retime-Modi
- Windowing-Funktion für SYSREFREQ Pins zur Optimierung des Timings
- SYNC-Funktion für alle Bauteile und mehrere Geräte
- 2,5 V Betriebsspannung
- Betriebstemperatur: -40 º C bis 85 º C
Applikationen
- Prüfung und Messung
- Oszilloskop
- Tester für drahtlose Geräte
- Breitband-Digitalisierer
- Universal
- Taktung des Datenwandlers
- Taktpuffer Vertrieb/Abteilung
- Luft- und Raumfahrt und Verteidigung
- Radar
- Elektronische Kriegsführung
- Sucher-Front-End
- Munition
- Phasen-Array-Antenne/Strahlformung
Blockdiagramm
Veröffentlichungsdatum: 2025-03-06
| Aktualisiert: 2025-03-28
