Texas Instruments AM5718-HIREL Sitara Silizium-Prozessoren

Die Sitara Silizium-Prozessoren AM5718-HIREL von Texas Instruments bieten eine hohe Verarbeitungsleistung durch eine vollständig integrierte Mischprozessorlösung, die maximale Flexibilität bietet. Diese AM5718-HIREL Sitara Silizium-Prozessoren kombinieren programmierbare Videoverarbeitung mit einem hochintegrierten Peripheriesatz. Die Bauteile sind so konstruiert, dass sie die leistungsstarken Verarbeitungsbedürfnisse moderner Embedded-Produkte erfüllen. Der AM5718-HIREL bietet Programmierbarkeit durch eine ARM Cortex-A15 RISC Einzelcore-CPU mit Neon™-Erweiterungen und einen C66x VLIW digitalen Signalprozessorcore mit Fließkomma von TI. Die ARM-Prozessoren reduzieren die Komplexität der Systemsoftware, indem Entwickler die Steuerfunktionen von den auf dem DSP und den Coprozessoren programmierten Sichtalgorithmen getrennt halten. Die AM5718-HIREL Sitara ARM-Prozessorfamilie ist gemäß dem Standard AEC-Q100 qualifiziert.

Merkmale

Arm^® Cortex^®-A15 microprocessor subsystem
C66x Floating-Point VLIW DSP
- Fully object-code compatible with C67x and C64x+
- Up to thirty-two 16 × 16-bit fixed-point multiplies per cycle
Up to 512KB of on-chip L3 RAM
Level 3 (L3) and Level 4 (L4) interconnects
DDR3/DDR3L Memory Interface (EMIF) module
- Supports up to DDR3-1333 (667MHz)
- Up to 2GB across single-chip select
Dual Arm Cortex-M4 coprocessors
IVA-HD Subsystem
Display subsystem
- Full-HD video (1920p × 1080p, 60fps)
- Multiple video input and video output
- 2D and 3D Graphics
- Display controller with DMA engine and up to three pipelines
- HDMI™ Encoder: HDMI 1.4a and DVI 1.0 compliant
2x Dual-core programmable Real-Time Unit and Industrial Communication Subsystem (PRU-ICSS)
Accelerator (BB2D) subsystem
- Vivante™ GC320 core
Video Processing Engine (VPE)

Available single-core PowerVR^® SGX544 3D GPU
One Video Input Port (VIP) module
- Support for up to four multiplexed input ports
General-Purpose Memory Controller (GPMC)
Enhanced Direct Memory Access (EDMA) controller
Ethernet subsystem
Sixteen 32-bit general-purpose timers
32-Bit MPU watchdog timer
Five high-speed inter-integrated circuit (I²C) ports
HDQ™/1-Wire^®interface
Ten configurable UART/IrDA/CIR modules
Four Multichannel Serial Peripheral Interfaces (McSPI)
Quad SPI Interface (QSPI)
SATA Gen2 interface
Eight Multichannel Audio Serial Port (McASP) modules
SuperSpeed USB 3.0 dual-role device
High-Speed USB 2.0 dual-role device
Four multiMedia card/secure digital/secure digital input output interfaces (MMC/SD/SDIO)
PCI Express^® 3.0 Subsystems with two 5Gbps lanes
- One 2-lane Gen2-compliant port
- Or two 1-lane Gen2-compliant ports
Dual Controller Area Network (DCAN) modules
- CAN 2.0B Protocol
MIPI^® CSI-2 Camera serial interface
Up to 215 General-Purpose I/O (GPIO) pins
Power, reset, and clock management
On-chip debug with CTools technology
28nm CMOS Technology
23mm × 23mm, 0.8mm Pitch, 760-Pin BGA (ZBO)