Texas Instruments SN65LVDS301 27-Bit-Parallel-zu-Seriell-Sender
Das Texas Instruments SN65LVDS301 programmierbare 27-Bit-Parallel-zu-Seriell-Sender-Bauteil wandelt 27 parallelgeschaltete Dateneingänge in 1, 2 oder 3 serielle Sub-Differential-Signalausgänge (SubLVDS) um. Es lädt ein Schieberegister mit 24-Pixel-Bits und drei Steuerbits von der parallelgeschalteten CMOS-Eingangschnittstelle. Zusätzlich zu den 27 Datenbits fügt das Bauteil ein Paritätsbit und zwei reservierte Bits zu einem 30-Bit-Datenwort hinzu. Der Pixeltaktgeber (PCLK) hält jedes Wort im Gerät fest. Das Paritätsbit (ungerade Parität) ermöglicht es einem Empfänger die Erkennung von Einzelbitfehlern. Das serielle Schieberegister wird je nach Anzahl der verwendeten seriellen Verbindungen mit dem 30-, 15- oder 10-fachen der Pixeltakt-Datenrate hochgeladen. Eine Kopie des Pixeltaktgebers wird als separater Differenzausgang ausgegeben.
Die FPC-Verkabelung verbindet in der Regel den SN65LVDS301 von Texas Instruments mit dem Display. Im Vergleich zur parallelgeschalteten Signalisierung reduzieren die LVDS301-Ausgänge die EMI der Verbindung erheblich, und zwar um über 20 dB. Die elektromagnetische Emission des Bauteils selbst ist sehr gering und erfüllt die Anforderungen der SAE J1752/3 „M“-Spezifikation. Der SN65LVDS301 ist für den Betrieb bei Umgebungstemperaturen von -40 °C bis +85 °C ausgelegt. Alle CMOS-Eingänge verfügen über Failsafe-Funktionen, um sie beim Einschalten vor Schäden zu schützen und einen Stromfluss in die Geräteeingänge zu vermeiden. An alle CMOS-Eingänge kann eine Eingangsspannung von bis zu 2,165 V angelegt werden, während VDD zwischen 0 V und 1,65 V liegt.
Merkmale
- FlatLink™ Serielle 3G-Schnittstellentechnologie
- Kompatibel mit FlatLink3G Empfängern wie SN65LVDS302
- Der Eingang unterstützt eine 24-Bit-RGB-Videomodus-Schnittstelle
- 24-Bit-RGB-Daten, drei Steuerbits, ein Paritätsbit und zwei reservierte Bits, die über eine, zwei oder drei Differentialleitungen übertragen werden
- Drei Betriebsmodi zur Stromeinsparung
- QVGA im aktiven Modus von 17,4 mW (typisch)
- VGA im aktiven Modus von 28,8 mW (typisch)
- Abschaltmodus: 0,5 µA (typisch)
- Standby-Modus: 0,5 µA (typisch)
- SubLVDS-Differential-Spannungspegel
- Effektiver Datendurchsatz von bis zu 1.755 MBit/s
- Bus-Swap für mehr Flexibilität beim PCB-Layout
- 1,8 V Versorgungsspannung
- ESD-Einstufung: > 2 kV (HBM)
- Pixeltaktbereich: 4 MHz bis 65 MHz
- Ausfallsicher auf allen CMOS-Eingängen
- 80-Pin-nFBGA-Gehäuse von 5 mm × 5 mm
- Sehr niedrige EMI erfüllt die Anforderungen der SAE J1752/3 „M“-Spezifikation
Applikationen
- Wearables (nicht-medizinisch)
- Tablets
- Handys
- Tragbare Elektronik
- Spiele
- Automatisierung und Zahlung im Einzelhandel
- Gebäudeautomatisierung
Funktionales Blockdiagramm
Verwandtes Produkt
Texas Instruments SN65LVDS302 Anzeigeempfänger mit serieller Schnittstelle
Das Bauteil deserialisiert FlatLink™ 3G-konforme serielle Eingangsdaten zu 27 parallelen Datenausgängen.