DDR2 SDRAM

Zentel DDR2 SDRAM features a double-data-rate architecture with two data transfers per clock cycle. The high-speed data transfer is realized by the 4 bits prefetch pipelined architecture. A bi-directional differential data strobe (DQS and /DQS) is transmitted/received with data for capturing data at the receiver. DQS is edge-aligned with data for READs; center-aligned with data for WRITEs Differential clock inputs (CK and /CK). The DLL aligns DQ and DQS transitions with CK transitions.

Ergebnisse: 10
Auswählen Bild Teile-Nr.
 Herst.
Beschreibung Datenblatt Verfügbarkeit Preis (CHF) Ergebnisse in der Tabelle nach dem Einheitspreis bei Ihrer Menge filtern.
Menge RoHS ECAD Model Typ
Speichergröße
Datenbus-Weite
Maximale Taktfrequenz
Verpackung/Gehäuse
Organisation
Zugangszeit
Versorgungsspannung - Min.
Versorgungsspannung - Max.
Minimale Betriebstemperatur
Maximale Betriebstemperatur
Serie
Verpackung
Zentel Japan DRAM DDR2 512Mb, 32Mx16, 800 at CL5, 1.8V, FBGA-84
Datenblatt
19Auf Lager
2’000erwartet ab 23.07.2026
Min.: 1
Mult.: 1

SDRAM - DDR2 512 Mbit 16 bit 400 MHz FPGA-84 32 M x 16 400 ps 1.7 V 1.9 V 0 C + 85 C DDR2 Tray
Zentel Japan DRAM DDR2 512Mb, 64Mx8, 800 at CL5, 1.8V, FBGA-60
Datenblatt
63Auf Lager
Min.: 1
Mult.: 1

SDRAM - DDR2 512 Mbit 8 bit 400 MHz FPGA-60 64 M x 8 400 ps 1.7 V 1.9 V 0 C + 85 C DDR2 Tray
Zentel Japan DRAM DDR2 512Mb, 32Mx16, 1066 at CL7, 1.8V, FBGA-84
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 12 Wochen
Min.: 2’000
Mult.: 2’000

SDRAM - DDR2 512 Mbit 16 bit 533 MHz FPGA-84 32 M x 16 350 ps 1.7 V 1.9 V 0 C + 85 C DDR2 Tray
Zentel Japan DRAM DDR2 1Gb, 128Mx8, 800 at CL5, 1.8V, FBGA-60
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 12 Wochen
Min.: 1
Mult.: 1

SDRAM - DDR2 1 Gbit 8 bit 400 MHz FPGA-60 128 M x 8 400 ps 1.7 V 1.9 V 0 C + 85 C DDR2 Tray
Zentel Japan DRAM DDR2 1Gb, 64Mx16, 800 at CL5, 1.8V, FBGA-84
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 12 Wochen
Min.: 1
Mult.: 1

SDRAM - DDR2 1 Gbit 16 bit 400 MHz FPGA-84 64 M x 16 400 ps 1.7 V 1.9 V 0 C + 85 C DDR2 Tray
Zentel Japan DRAM DDR2 1Gb, 64Mx16, 1066 at CL7, 1.8V, FBGA-84
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 12 Wochen
Min.: 2’000
Mult.: 2’000

SDRAM - DDR2 1 Gbit 16 bit 533 MHz FPGA-84 64 M x 16 350 ps 1.7 V 1.9 V 0 C + 85 C DDR2 Tray
Zentel Japan DRAM DDR2 512Mb, 32Mx16, 800 at CL5, 1.8V, FBGA-84, 105C
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 16 Wochen
Min.: 2’000
Mult.: 2’000

SDRAM - DDR2 512 Mbit 16 bit 400 MHz FPGA-84 32 M x 16 400 ps 1.7 V 1.9 V - 40 C + 105 C DDR2 Tray
Zentel Japan DRAM DDR2 512Mb, 32Mx16, 800 at CL5, 1.8V, FBGA-84, Ind. Temp.
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 16 Wochen
Min.: 2’000
Mult.: 2’000

SDRAM - DDR2 512 Mbit 16 bit 400 MHz FPGA-84 32 M x 16 400 ps 1.7 V 1.9 V - 40 C + 95 C DDR2 Tray
Zentel Japan DRAM DDR2 1Gb, 64Mx16, 800 at CL5, 1.8V, FBGA-84, 105C
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 16 Wochen
Min.: 2’000
Mult.: 2’000

SDRAM - DDR2 1 Gbit 16 bit 400 MHz FPGA-84 64 M x 16 400 ps 1.7 V 1.9 V - 40 C + 105 C DDR2 Tray
Zentel Japan DRAM DDR2 1Gb, 64Mx16, 800 at CL5, 1.8V, FBGA-84, Ind. Temp.
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 16 Wochen
Min.: 2’000
Mult.: 2’000

SDRAM - DDR2 1 Gbit 16 bit 400 MHz FPGA-84 64 M x 16 400 ps 1.7 V 1.9 V - 40 C + 95 C DDR2 Tray